Posted in | Nanoelectronics

SEMATECH Сообщает Технические Выдвижения для Технологий Полупроводника

Published on June 25, 2010 at 2:10 AM

Инженеры SEMATECH сообщили на материалах и структурах которые определят технологии CMOS и non-CMOS следующего поколени на 2010 Симпозиумах на Технологии и Цепях VLSI, 15-ое-18 июня прибора, на Селе Hilton Гаваиском в Гонолулу, Гавайи.

Исследователя на SEMATECH фокусируют на методах для одновременно увеличивать представление и уменьшения расхода энергии для того чтобы включить выдвижение технологий логики и памяти CMOS. Бумаги SEMATECH на описанные VLSI, выбранные от сотни представлений, конспектированные новые материалы, процессы и принципиальные схемы, и путю настоящие технологии полупроводника консервируют извлекали пользу представлени-увеличивающ характеристики для будущих потребностей шкалирования.

«Определяющ оптимальные процессы, материалы, и структуры прибора, и как они действуют совмещано как модуль, критической важности в нажимать обычный CMOS вычисляя по маштабу к своим пределам и вымощая путь для вытекать за технологиями CMOS,» сказал Raj Jammy, недостаток SEMATECH - президент материалов и вытекая технологии. «Исследование которое на симпозиуме VLSI демонстрирует водительство и новаторский думать SEMATECH по мере того как мы помогаем индустрии для того чтобы начать будущие поколения низкой мощности, приборы IC высокой эффективности которые и manufacturable и доступный.»

Технологи процесса начала SEMATECH сообщили следующие технические выдвижения:

  • Расследуя низкое контактное сопротивление FinFETs с субстратами SOI как перспективнейшая структура прибора для 22 nm и за пределами: SEMATECH сообщенное, что на методе уменьшить паразитное сопротивление, ключевой вопрос влияя на представление FinFET. Пока будущая узкая геометрия ребра уменьшает область доступную для настоящей подачи через интерфейс кремния/силицида, уменьшение высоты барьера интерфейса в простом и manufacturable путе может осуществить значительно улучшения представления.
  • Тщательно исследуя ориентация и напряжение для того чтобы включить комбинацию которая одновременно обеспечивает сильные NMOS и PMOS: SEMATECH продемонстрировало высокий каналов CMOS SiGe удобоподвижности 110) (с представлени-форсируя методами. Работа SEMATECH выдвигает высокую технологию CMOS канала удобоподвижности с монолитовым внедрением на одиночной ориентации канала SiGe (110) <110>.
  • Значительно улучшения в транзисторах тоннел-FET: В проекте фондированном DARPA и в сотрудничестве с Prof. Chenming Hu Университета Штата Калифорнии, Беркли, исследователя SEMATECH увеличивало этот новый класс приборов направленных на понижать диссипацию силы в полупроводниковых устройствах. Транзисторы Прокладывать Тоннель могут быть ответом для того чтобы отжать ограничения представленные диссипацией силы в обычном шкалировании CMOS. SEMATECH сообщило индустрию breakthrough-46mV/dec первого шага субпорогового качания- важного в осуществлять транзисторы прокладывать тоннель.

В озаглавленной серии короткого курса, «Вытекая Технологии Логики и Памяти для Вставки VLSI,» Sitaram Arkalgud, директор программы соединения 3D SEMATECH, и Prashant Majhi, руководитель программ усилия шкалирования CMOS, представили на соединениях 3D и высоких каналах non-кремния удобоподвижности. Специфически, Arkalgud обсудило отростчатое развитие, внедрение модуля, и общий внешний вид manufacturability для через-средних vias через-кремния (TSVs), процесс начала который позволяет длине соединения быть сокращенным так же, как ширина полосы частот между штабелированными обломоками, котор нужно увеличить, приводящ к в более низкой силе, высоком классе исполнения, и увеличенной плотности прибора. Др. Majhi описал критическую потребность для высоких каналов non-Si удобоподвижности увеличить представление и уменьшить диссипацию силы в будущих приборах CMOS. Furthermore, он конспектировал результаты прорыва от научно-исследовательской группы FEP SEMATECH, которая водит multi-направленное усилие продемонстрировать осуществимость интегрировать высокие материалы канала удобоподвижности III-V на платформе кремния и начинать инфраструктуру необходимо индустрией для того чтобы снабдить такие приборы на будущих узлах.

Совместно с VLSI, SEMATECH и IMEC co-хозяйничали пригласительная озаглавленная мастерская «Высокой Удобоподвижностью Направляются» 17-ого июня. В ряду представлений и обсуждение общественно важного вопроса группой специально отобранных людей, мастерская отличала специалистами от индустрии и научным сообществом дебатируя возможности и возможност-от прибора, процесса, tooling, и метрологии перспектив-родственной к широкомасштабному изготавливанию III-V на кремнии в окружающей среде CMOS. Majhi делило самые интересные своего успеха SEMATECH усилий и в начинать a полно - корабль функционального испытания в 200 mm пропускает. Несколько других специалисты индустрии и ведущих исследователей факультета представили результаты их работы. Панель специалистов и аудитории заключила что III-V на Si следующий шаг в развитии Si CMOS и возможно необходимо для того чтобы держать силу вниз в обломоках будущего поколения.

Симпозиум на Технологии и Цепях VLSI одна из много польз форумов SEMATECH индустрии сотрудничать с научными работниками и инженеры от корпораций, университетов, и других научно-исследовательских институтов которые ключевы к исследованию SEMATECH честолюбивому стремятся. Оно спонсирован Обществом Приборов Электрона IEEE и Полупроводниковым Обществом Цепей и Обществом Японии Прикладной Физики, в сотрудничестве с Институтом Инженеров Электроники, Информации и Связи.

Источник: http://www.sematech.org/

Last Update: 12. January 2012 01:12

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit