Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
Posted in | Nanoelectronics

SEMATECH Anmäler Tekniska Framflyttningar för HalvledareTeknologier

Published on June 25, 2010 at 2:10 AM

SEMATECH iscensätter anmält på material, och apparaten strukturerar, att ska definiera nästa generationteknologier CMOS och non-CMOS på de 2010 Symposiana på VLSI-Teknologi och Går runt, Juni 15-18, på Hilton den Hawaianska Byn i Honolulu, Hawaii.

Forskare på SEMATECH fokuserar på tekniker för samtidigt att förhöja kapacitet, och förminskande driva förbrukning för att möjliggöra f8orlängningen av CMOS-logik- och minnesteknologier. SEMATECH skyler över brister på VLSI som är utvald från hundratals submissions, skisserade nya material, bearbetar och begrepp och beskrev långt strömhalvledareteknologierna kan gynna från kapacitet-förhöjande särdrag för framtida graderingsbehov.

”Identifiera optimaln bearbetar, material, och apparaten strukturerar, och hur de fungerar, när de kombineras som en enhet, är av kritisk betydelse i driftig konventionell CMOS som skalar till dess begränsar och stenlägga långt för att dyka upp det okändaCMOS-teknologier,”, sade Jammy Raj, SEMATECH-vicepresident av material och dyka uppteknologier. ”Visar forskningen, som framlades på VLSI-symposiumen, SEMATECHS ledarskap och innovativt tänkande, som vi hjälper branschen att framkalla framtida utvecklingar av lowen driver, apparater för kickkapacitetsIC som är både manufacturable och som man har råd med.”,

SEMATECH bekläda-avslutar processaa technologists anmälde de efter tekniska framflyttningarna:

  • Utforska lågt kontaktmotstånd FinFETs med SOI-substrates som en lova apparat strukturera för 22 nm och det okända: SEMATECH som anmälas på en metod för att förminska parasitic motstånd, ett nyckel-, utfärdar att påverka den FinFET kapaciteten. Geometrier för fena för Stundframtid förminskar smala området som är tillgängligt för strömflöde till och med silikonerna/siliciden, har kontakt, förminskande ha kontaktbarriärhöjden i ett enkelt, och manufacturable långt kan realisera viktiga kapacitetsförbättringar.
  • Den Grundligt undersökande riktningen och anstränger för att möjliggöra en kombination som ger samtidigt stark NMOS och PMOS: SEMATECH visade en kickrörlighet SiGe (110) kanaliserar CMOS med kapacitet-ökande tekniker. SEMATECHS arbetsframflyttningar kick somrörlighet kanaliserar CMOS-teknologi med monolitisk integration på en singel SiGe (110) <110>, kanaliserar riktning.
  • Viktiga förbättringar i transistorer tunnel-FET: I en projektera som betalas av DARPA och i samarbete med Prof. Chenming Hu av Universitetar av Kalifornien, har Berkeley, SEMATECH-forskare, förhöjt detta nytt klassificerar av apparater som siktas på att fälla ned, driver skingrande i halvledareapparater. att Gräva transistorer kan vara svaret till betaget tvången som by poseras, driver skingrande i konventionell CMOS-gradering. SEMATECH anmälde en bransch breakthrough-46mV/dec av den viktiga första steg för under-ingången gunga-en, i realisering av grävatransistorer.

I en kort stavelse jaga den berättigade serien, ”Dyka Upp Logik- och MinnesTeknologier för VLSI-Genomförande,” Sitaram Arkalgud, direktör av SEMATECHS programet för 3D-interconnecten, och Prashant Majhi, programchefen av CMOS-graderingsförsöket som framläggas på 3D, interconnects, och kickrörlighetsnon-silikon kanaliserar. Specifikt diskuterade Arkalgud processaa utveckling, enhetsintegration och den total- manufacturabilityframtidsutsikten för via-mitt- till och med-silikoner vias (TSVs), en processaa bekläda-avsluta som låter interconnectlängden förkortas, såväl som bandbredden mellan staplad gå i flisor för att ökas och att resultera i lägre driva, högre kapacitet och ökade apparattäthet. Dr. Majhi beskrev det kritiska behovet för kickrörlighet non-Si kanaliserar för att förhöja kapacitet och förminska drivaskingrandet i framtida CMOS-apparater. Dessutom skisserade han genombrottresultat från SEMATECHS laget för FEP-forskning, som leder ettpronged försök att visa feasibilityen av att integrera kickrörlighet III-V kanaliserar material på en silikonplattform och framkallning av infrastrukturen som behövs av branschen för att genomföra sådan apparater på framtida knutpunkter.

I samverkan med VLSI co-varade värd SEMATECH och IMEC ett inbjudnings- seminarium berättigat ”KickRörlighet Kanaliserar” på Juni 17. I en serie av presentationer och paneldiskussioner, de seminarium presenterade experterna från bransch och den akademiska världen som debatterar utmaningarna och tillfälle-från apparaten processaa, att bearbeta och metrology som perspektiv-är släkt till storskalig III-V som är fabriks- på silikoner i en CMOS-miljö. Majhi delade viktig av SEMATECHS försök och dess framgång, i framkallning av a fullständigt - funktionellt testa medlet i ett flöde för en mm 200. Flera andra branschexperter och ledande fakultetforskare framlade resultaten av deras arbete. Panelen av experter och åhörare avslutade att III-V på Si är ett nästa kliver i evolutionen av Si CMOS och är kanske den nödvändiga uppehället driver besegrar i den framtida utvecklingen gå i flisor.

Symposiumen på VLSI-Teknologi och Circuits är ett av många bruk för branschfora SEMATECH att samarbeta med forskare och iscensätter från korporationer, universitetar, och andra forskninginstitutioner, som är nyckel- till SEMATECHS ambitiösa forskning, bemöda sig. Den sponsras av Samhället för IEEE ElektronApparater, och Halvledar- Går runt Samhälle, och det Japan Samhället av Applied Fysik, i samverkan med Institutet av Elektronik, Information och Kommunikationen Iscensätter.

Källa: http://www.sematech.org/

Last Update: 26. January 2012 07:27

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit