Posted in | Nanoelectronics

STMicroelectronics lanserer ny mikroprosessor Basert på 55nm HCMOS Technology

Published on July 30, 2010 at 2:16 AM

STMicroelectronics (NYSE: STM), en verdensleder i system-on-chip-teknologi, introduserte i dag bransjens første innebygd mikroprosessor som par to ARM Cortex-A9 kjerner med en DDR3 (Tredje generasjon dobbel-data rate) minnegrensesnitt.

Produsert i ST har lavt strømforbruk 55nm HCMOS (high-speed CMOS) prosessteknologi, leverer SPEAr1310 høy datakraft og customizability for flere innebygde programmer sammen med det høye nivået av kostnadsmessige konkurranseevnen tilbys av system-on-chip enheter.

Den nye mikroprosessoren kombinerer enestående lavt strømforbruk og multi-prosessering mulighetene i ARM Cortex-A9 prosessorkjerne med innovative Network-on-Chip (NOC) teknologi. Den doble ARM Cortex-A9 prosessorer støtter både fullt symmetriske og asymmetriske operasjoner, med hastigheter på 600MHz/core (industriell worst-case forhold) for 3000 DMIPS tilsvarende. NOC er en fleksibel kommunikasjon arkitektur som gjør at flere forskjellige trafikk profiler samtidig maksimere data gjennomstrømming i de mest performance-og strøm-effektiv måte.

"SPEAr1310 er den første enheten i det nylig annonserte SPEAr1300 familie og andre vil følge kort tid," sier Loris Valenti, General Manager for STMicroelectronics 'Computer Systems Division. "Med sin nyskapende arkitektur og kraftig funksjon sett, er SPEAr1310 i forkant av den innebygde prosessoren markedet og gir en enestående blanding av kostnadsmessige konkurranseevnen, ytelse og fleksibilitet."

Utstyrt med en integrert DDR2/DDR3 minnekontroller og et komplett sett med tilkoblingsmuligheter eksterne enheter, inkludert USB, SATA og PCIe (med integrert PHY), i tillegg til en Giga Ethernet MAC, mål ST er SPEAr1310 mikroprosessor med høy ytelse embedded-control applikasjoner på tvers markedssegmenter: fra kommunikasjon og computer periferiutstyr til industriell automasjon.

Cache-minne coherency med hardware akseleratorer og I / O blokker øker gjennomstrømming og forenkler utvikling av programvare. Akseleratoren coherency Port (ACP), sammen med enhetens NOC rutingmuligheter, adresser de siste søknaden kravene til hardware akselerasjon og I / O ytelse. ECC (Error Correction Coding) beskyttelse mot myke og harde feil på både DRAM og L2 Cache minner forbedrer dramatisk Mean-Time-Between-svikt for økt pålitelighet.

Kilde: http://www.st.com/

Last Update: 9. October 2011 04:27

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit