Posted in | Nanoelectronics

STMicroelectronics 介紹在 55nm HCMOS 技術基礎上的新的微處理器

Published on July 30, 2010 at 2:16 AM

STMicroelectronics (NYSE :STM),一個世界領導人在系統在籌碼技術,今天介紹該行業的第一個嵌入的微處理器夫婦與 DDR3 (第三代二重數據費率) 內存界面的二個胳膊外皮A9 核心。

製造在 ST 的低功率 55nm HCMOS (高速 CMOS) 加工技術, SPEAr1310 與高級系統在籌碼設備提供的費用競爭性一起傳送高計算能力和 customizability 多個嵌入應用的。

新的微處理器與創新網絡在籌碼技術結合胳膊外皮A9 處理器核心的無敵的低功率和多重處理功能 (NoC)。 雙重胳膊外皮A9 處理器支持兩個充分地對稱和不對稱的運算,以 600MHz/core (行業最壞的情況) 的速度 3000 个 DMIPS 等同的。 NoC 是啟用多個不同的業務量配置文件,當最大化數據量用多數性能和電源高效的方式時的靈活的通信結構。

「SPEAr1310 是在這個最近宣佈的 SPEAr1300 系列的第一個設備,并且其他短期將按照」, Loris 瓦倫蒂, STMicroelectronics 的計算機系統分部的總經理說。 「與其創新結構和強大的功能集, SPEAr1310 在嵌入處理器市場的前沿并且啟用費用競爭性、性能和靈活性的史無前例的混合」。

用一個集成 DDR2/DDR3 內存管理員裝備和全套連通性外圍設備,包括, USB、 SATA 和 PCIe (與集成 PHY),除在市場細分從通信和計算機外圍間的 Giga 以太網 MAC, ST 的 SPEAr1310 之外微處理器目標高性能埋置控制應用對工業自動化。

與硬件加速數和輸入/輸出塊的高速緩存凝聚增加處理量并且簡化軟件開發。 加速數凝聚端口 (ACP),加上設備的 NoC 運輸路線功能,解決硬件加速度和輸入/輸出性能的最新的應用程序要求。 ECC (糾錯編碼法) 防護在微量和 L2 高速緩存的虛擬和硬錯誤巨大改進改進的可靠性的平時失敗中。

來源: http://www.st.com/

Last Update: 26. January 2012 02:28

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit