Synopsys, Inc. (NASDAQ: SNPS), 소프트웨어에 있는 세계 지도자 및 반도체를 위한 IP는, 검증 디자인하고 창조적인 칩, 혼합 신호 반도체 IC 공급자가 Synopsys의 Galaxy™ 실시 플래트홈을 사용하여, 그것의 가장 복잡한 혼합 신호 칩을 현재까지 밖으로 끈으로 엮었다는 것을 오늘 알려지는 제조.
180 나노미터 (nm) CMOS 산업 버스 관제사는 시간 에 시장을 가속하기 위하여 은하에 의하여 세포 기지를 둔 물리적인 실시 해결책 및 Synopsys의 은하 주문 Designer® 주문 실시 해결책을 사용하여 통일된 플래트홈 만든 복잡한 아날로그와 디지털 구획을 포함합니다. 주문 디자이너 해결책은 또한 가득 차있 칩 편집 및 마지막 칩 끝마무리 업무를 위해 이용되었습니다. 이 통일한 해결책을 사용하여 창조적인 칩을 그것의 공격적인 계획과 거푸집 규모 요구에 응하는 가능하게 했습니다.
"주문기도 하고의 세포 기지를 둔 디자인을 위한 단 하나 플래트홈 저희에게 우리가 우리의 복잡한 혼합 신호 디자인을 더 빠르게 실행할 필요가 있는 생산력 이익을 줍니다,"는 박사를 창조적인 칩의 전무 이사 말했습니다 Lutz Porombka. "은하 실시 플래트홈 내의 주문 디자이너 단단한 통합은 유선형 디자인 교류를 저희에게 제공해, 우리의 디자인에 더 많은 것 및 공구 통합 문제점에 더 적은을 집중하는 것을 허용하 저희가."의
창조적인 칩에서 최신 디자인은 단계 고정 되는 루프, 전압 조정기 및 끼워넣어진 렘을 포함하여 큰 디지털 논리 코어 그리고 주문 (PLLs) 디지털과 아날로그 분대를, 포함합니다. 창조적인 칩의 도전은 비용 효과적인 주류 프로세스에 이 복잡한 혼합 신호 디자인을 그것의 고객의 단단한 계획을 충족시키고 있는 동안 통합하기 위한 것이고 필수품 규모 정지합니다. 주문 디자이너 해결책은 주문 디지털과 아날로그 구획을 위한 배치를 완료하기 위하여 이용되었습니다, Synopsys의 HSPICE® 회로 시뮬레이터는 전 배치 시뮬레이션을 위해 사용되고, CustomSim™ FastSPICE 시뮬레이터는 StarRC™ 적출 공구에서 추출된 netlists를 검증하기 위하여 사용되었습니다. 배치를 위한 Synopsys의 IC Validator를 사용하여 마지막 방송 종료 대 개략도 및 (LVS) 디자인이 검사를 지배한 후에 (DRC), 디자인은 성공적으로 밖으로 끈으로 엮였습니다.
"주문 디자이너 고객 채용 식으로 둘 다 기세를 건설하는 것을 계속하고 은하 실시 플래트홈 내의 그것의 열려있는 환경 그리고 통합 때문에 기술 혁신,"는 Bijan Kiani를 Synopsys에 상품 매매의 부사장 말했습니다. "창조적인 칩과 같은 고객 혼합 신호 디자인을 위한 Synopsys의 통일한 해결책을 채택해서 실현하고 있습니다 복잡한 혼합 신호 장치 디자인에 있는 더 높은 생산력을."는
근원: http://www.synopsys.com/