Posted in | Nanoelectronics

臺灣積體電路製造公司使用 Synopsys 的 28 毫微米測試芯片設計的星系平臺

Published on August 10, 2010 at 2:52 AM

Synopsys, Inc. (那斯達克: SNPS),在軟件的一個半導體的世界領導人和 IP 設計,今天宣佈的核實和製造使用 Synopsys 的 Galaxy™實施平臺,臺灣積體電路製造公司順利地 (nm)錄製一個 (PQV)複雜 28 毫微米產品鑒定通信工具測試籌碼。

用於的關鍵功能設計 PQV 測試籌碼包括 28 nm 設計規律技術支持安排和途徑,互連處理塑造, IEEE 1801-2009 (UPF) - 基於分層結構低功率流、電源意識設計為測試 (DFT)和提前的停止工作功能。 Synopsys 工具由的臺灣積體電路製造公司執行了 RTL 對GDSII 實施,并且此測試籌碼發展的停止工作流包括了 DC Ultra™ RTL 綜合、集成電路編譯器實際實施、 PrimeTime® SI 計時的停止廣播和 StarRC™超寄生提取。

臺灣積體電路製造公司的複雜 28 nm 測試芯片設計包括了超過 200 結合多個 IP 核心的邏輯和內存百萬個門并且按了客戶需要設計塊。 籌碼的多個功率和時鐘域存在了由星系平臺工具高效地處理的另外設計挑戰。 臺灣積體電路製造公司在解決分層結構功率實施、 DFT、先進的運輸路線規律和 manufacturability 標準的測試芯片設計期間的部署的提前的方法。 要解決設計的多個多電壓塊,臺灣積體電路製造公司使用星系平臺的分層結構低功率流,包括功率專心定義描述與 UPF。 此途徑使工程小組同時實施這個設計的不同的子塊,造成更加快速的整體定期對結果。 另外,星系工具用於順利地部署臺灣積體電路製造公司的搏動的門閂途徑最大化在這個籌碼間的功率儲蓄。 要驗證 28 nm 製造標準,臺灣積體電路製造公司使用 Synopsys 的集成電路編譯器 Zroute DFM 意識運輸路線功能。

「我們不斷地與 Synopsys 一起使用識別 EDA,并且解決最新的先進的半導體進程的挑戰的製造解決方法」,高級主任說 ST Juang,設計在臺灣積體電路製造公司的基礎設施市場營銷的。 由於我們的 PQV 測試芯片設計項目, 「我們在我們的 28 毫微米進程順利地使用了 Synopsys 的星系實施平臺,包括為分層結構低功率實施,尋址規律和製造標準的功能。 我們讚賞 Synopsys 的持續的協作在允許我們部署我們的解決方法对我們的公用客戶以一個非常及時的方式的我們積極的工藝過程開發和配置項目期間」。

「當半導體加工技術在為像臺灣積體電路製造公司和 Synopsys 的行業領袖是重要的從事在深刻的技術級別的複雜繼續增加」,實施組說 Antun Domic、資深副總裁和總經理, Synopsys。 「通過與臺灣積體電路製造公司的星系實施平臺協作其先進的 28 毫微米 PQV 測試籌碼項目的,星系平臺在此新技術可以順利地使用的我們的客戶可以是確定的。 這將啟用可預測的硅成功,他們開始他們的下個設計項目」。

來源: http://www.synopsys.com/

Last Update: 26. January 2012 03:14

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit