VE Group (EVG) , en førende leverandør af wafer limning og litografi udstyr til MEMS, nanoteknologi og halvleder markeder i dag annonceret, at firmaet har modtaget en ordre fra University of Tokyo for sin EVG301 megasonic wafer rengøringssystem for sammensatte halvleder forskning. Installeret på universitetets Takagi & Takenaka Laboratory, er det nye værktøj fokuseret på at forberede en partikel-fri wafer overflade til limning III-V materialer som galliumarsenid, indium phosphid, og indium galliumarsenid (GaAs, InP, og InGaAs) , til silicium wafers. Systemet øger laboratoriets forskning fokuseret på at udvikle nye halvledere transistorer indeholder sammensatte halvleder materialer til stort anlagte, integrerede (LSI) enheder til at overvinde begrænsninger indført med skalering ud over den 22-nm node ved hjælp af traditionelle silicium.
"Den miniaturisering af halvlederkomponenter er ved at nå sin fysiske begrænsninger, og traditionelle skalering i tråd med Moores lov er ikke tilstrækkeligt nok til at klare fremtidens krav til højere ydeevne LSI enheder," bemærkede Dr. Masafumi Yokoyama, Forsker ved Takagi & Takenaka Laboratory med University of Tokyo. "Som sådan har vi været evaluere nye materialer såsom III-V-forbindelser, med silicium i bestræbelserne på at skabe ny forskning gennembrud, som vil tage fat på enhedens ydeevne krav i post-skalering æra. Til støtte for vores indsats, vedtog vi EV koncernens megasonic wafer renere, EVG301, for at hjælpe os med at opnå bedre kvalitet wafer obligationer, der er ugyldig-fri. "
I en kommentar til dagens meddelelse, sagde Yuichi Otsuka, repræsentant direktør for VE-gruppen Japan KK, "Vi er glade for denne mulighed for at støtte universitetet i Tokyos førende LSI enhed forskning. Den Takagi & Takenaka Laboratory er investeret i en afgørende forskningsområde givet begrænsninger halvlederindustrien ansigter med traditionelle skalering ved hjælp af silicium alene. Vi har altid været en stor tilhænger af F & U-arbejde, som VE Gruppen blev grundlagt på, og fortsætte med at yde muliggørende teknologier til at fremme innovation. "
For fortsat at imødekomme forbrugernes krav om lavere strømforbrug, højere ydeevne og højere fungerende chips, er halvlederindustrien vurdere fordelene ved at indarbejde nye materialer med silicium-end rent silicium-baserede wafers. Dette skift er at bane vejen for fremtidige markedsvækst af sammensatte halvledere, samt mere effektive produktionsteknologier for at opnå maksimal ende-enhedens ydeevne. For eksempel kan MOCVD processer, hvor en tynd film af II-VI eller III-V materiale er deponeret af heteroepitaxial vækst resulterer i inkonsekvent wafer formation. Dette omfatter integritet wafer overfladen og i sidste ende konsekvenser end-enhedens ydeevne. Wafer limning er en lovende løsning til at løse dette problem. Essential til wafer limning integritet er behov for en partikel-fri limning overflade. Wafer rengøring er derfor afgørende at sikre wafer overflade er fri for eventuelle hulrum skabt af partikler, der kan have en negativ indflydelse på kvaliteten af wafer obligation og den samlede wafer ensartethed.