Posted in | Nanoelectronics

Internationale Wissenschaftler diskutieren über Strategien für 16 nm und darüber hinaus Process Technologies

Published on October 14, 2010 at 5:32 AM

Die Teilnehmer der letzten 7th Annual International Symposium on Erweiterte Gate-Stack-Technologie diskutiert Strategien für die Umsetzung fortschrittlicher Logik-und Speicher-Technologien für Sub-16 nm-Knoten und darüber hinaus Prozesstechnologien.

Das Symposium, von SEMATECH gehostet, zog mehr als 100 internationale Forscher aus Industrie und Wissenschaft, dass die jüngsten Entdeckungen und skizzierte neue Gate-Stack Strategien für die 16 nm-Technologie-Generation und darüber hinaus geteilt wird.

"Wir sind sehr zufrieden mit der globalen Teilnahme an der Konferenz zufrieden, und mit dem Ergebnis - in die Erforschung von Lösungen für die funktionelle Stacks für zukünftige Geräte", sagte Paul Kirsch, SEMATECH Direktor von Front-End-Prozesse. "Das Symposium ist ein Erfolg der Breite und Tiefe seiner Teilnehmer und ihre Forschungsergebnisse zugeschrieben werden. SEMATECH wird weiterhin gemeinsam mit der Industrie über grundlegende Fragen über die Verlängerung CMOS-Logik-und Speicher-Technologien. "

Die Technologien abgedeckt wurden high-k/metal Gate-Stacks für Silizium (Si), Silizium-Germanium (SiGe), III-V Hochleistungs-MOSFETs, Metall / High-k-/ Metall-Stacks für Widerstandsänderung, Flash-Speicher, und Phase-Change-Speicher .

Key Beobachtungen sind:

  • Fortschritte werden bei Ge-und III-V alternative Kanal-Material-Geräten gemacht, obwohl es allgemein anerkannt, unter Symposium den Teilnehmern, dass dieser Bereich wird mehr Aufwand und mehr Ressourcen für die herstellbaren Lösungen zu demonstrieren erfordern.
  • Verschiedene Referenten angesprochen funktionalen Stapel Herausforderungen für Logik und Speicher auf High-k Metal Gate für Si, SiGe sowie Bedenken über III-V Hochleistungs-MOSFETs zentriert.
  • Konsens der Teilnehmer ist, obwohl es viele Hürden zu überwinden sind, scheint vertikale Stapelung der vielversprechendsten Weg für die weitere Skalierung.
  • Um den Rückgang bei der Skalierung von Offset und zur Vereinheitlichung und Anschrift Zuverlässigkeit, neuere, innovative Materialien und Switching-Mechanismen der nicht-flüchtigen Speicher müssen weiter untersucht werden.

Weitere Ergebnisse des Symposiums bekannt:

  • Keynote Referenten von Intels Technology and Manufacturing Group und Macronix gaben einen umfassenden Überblick über Transistor Skalierungsoptionen jenseits der 15 nm-Knoten und die Herausforderungen der nichtflüchtige Speicher einschließlich Floating-Gate für planare und nicht-planaren Geräte.
  • High-k / Metall-Gate-Prozess Fragen wurden von Sony, Toshiba, IBM und GLOBALFOUNDRIES diskutiert, in denen Fragen mit Stack-Skalierung.
  • Andrew Kümmel von der University of California, San Diego diskutiert die Dichte-Funktional-Theorie (DFT)-Simulationen darauf hindeutet, praktische Wege, um die Qualität von High-k-Oxide auf beiden Ge-und III-V-Schnittstellen zu verbessern.
  • Im Bereich der Emerging Memory Entwicklung ist Widerstandsänderung Erinnerung als einer der aussichtsreichsten Kandidaten für die nächste Generation der Speicher sein. Verschiedene Materialien, Auswahl-Geräte und Architekturen wurden präsentiert. Kreuz bar Architekturen wurden für zukünftige Speicher diskutiert.
  • Die beeindruckenden Fortschritte auf Spin Torque Transfer (STTRAM) wurde von Grandis, EverSpin und der University of Virginia diskutiert.
  • Mehrere Vorträge erforscht neue oder alternative Materialien und Architekturen jenseits CMOS-Geräte für das Jahr 2020, einschließlich Elektronen-Spin-Geräte, Graphen und Nanodraht-Transistoren. Prof. Kang Wang von der University of California in Los Angeles berichtet effiziente Spin-Injektion in Ge realisiert mit Magnesiumoxid (MgO) und wird für Spinübertragung Drehmoment optimiert.

Das International Symposium on Erweiterte Gate-Stack-Technologie ist Teil der SEMATECH Knowledge Series, eine Reihe von öffentlichen, single-fokussierten Branchentreffen entwickelt, um globales Wissen in wichtigen Bereichen der Halbleiter-R & D. erhöhen

Quelle: http://www.sematech.org/

Last Update: 3. October 2011 07:47

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit