Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
Posted in | Nanoelectronics

Internationale onderzoekers Bespreek strategieën voor 16 nm en Beyond Process Technologies

Published on October 14, 2010 at 5:32 AM

Deelnemers aan de recente 7e jaarlijkse International Symposium on geavanceerde gate stack Technology besproken strategieën voor de uitvoering van geavanceerde logica en geheugen technologieën voor sub-16 nm node en daarbuiten procestechnologieën.

Het symposium, georganiseerd door SEMATECH, meer dan 100 internationale wetenschappers trokken uit de industrie en de academische wereld dat de recente ontdekkingen en geschetste nieuwe gate stack strategieën voor de 16 nm-technologie generatie en verder gedeeld.

"We zijn erg blij met de wereldwijde deelname aan de conferentie, en met het resultaat - in de exploratie van oplossingen voor functionele stapels voor toekomstige apparaten", zegt Paul Kirsch, SEMATECH directeur van front-end processen. "Het symposium succes kan worden toegeschreven aan de breedte en diepte van de deelnemers en hun onderzoeksresultaten. SEMATECH zal blijven samenwerken met de industrie over fundamentele kwesties betreffende de uitbreiding van CMOS-logica en geheugen technologieën. "

Had betrekking op de technologieën werden high-k/metal gate stacks voor Silicon (Si), silicium-germanium (SiGe), III-V high performance MOSFET's, metaal / high-k / metalen stacks voor de weerstand tegen verandering geheugen, flash geheugen, en phase change-geheugen .

Belangrijke waarnemingen zijn onder meer:

  • Vooruitgang wordt geboekt op Ge en III-V-alternatief kanaal materiaal apparaten, hoewel er was algemeen wordt erkend onder Symposium deelnemers dat dit gebied zal meer inspanning en meer middelen om produceerbare oplossingen te demonstreren vereisen.
  • Verschillende presentatoren van de functionele stack uitdagingen aangepakt voor logica en geheugen gericht op high-k metal gate voor Si, SiGe en bezorgdheid over III-V-high performance MOSFETs.
  • Consensus van de deelnemers is hoewel er vele hindernissen te overwinnen, verticale stapeling lijkt de meest veelbelovende route voor voortgezet schaalvergroting.
  • Om de vertraging van de schaalvergroting te compenseren en het bereiken van uniformiteit en het adres van betrouwbaarheid, nieuwere, meer innovatieve materialen en switching mechanismen van niet-vluchtige geheugens moeten verder worden onderzocht.

Andere bevindingen bekendgemaakt op het symposium:

  • Keynote presentatoren, van Technology van Intel en Manufacturing Group en Macronix een uitgebreid overzicht van de transistor schaalopties verder dan de 15 nm node en de uitdagingen van niet-vluchtige geheugens waaronder floating gate voor vlakke en niet-planaire apparaten.
  • High-k / metal gate-proces kwesties werden besproken door Sony, Toshiba, IBM en GLOBALFOUNDRIES, met de nadruk problemen met stack scaling.
  • Andrew Kummel van de Universiteit van Californië, San Diego gesproken over de dichtheid (DFT) simulaties suggereren praktische trajecten naar de kwaliteit van de high-k oxiden te verbeteren op zowel Ge en III-V-interfaces.
  • Op het gebied van opkomende geheugen ontwikkeling, is weerstand tegen verandering geheugen beschouwd als een van de meest veelbelovende kandidaten voor de volgende generatie van het geheugen. Verschillende materialen, apparaten selector en architecturen werden tentoongesteld. Dwarsbalk architecturen werden besproken voor de toekomst geheugen.
  • De indrukwekkende vooruitgang op het gebied Spin Torque Transfer (STTRAM) werd besproken door Grandis, Everspin en de Universiteit van Virginia.
  • Verschillende presentaties nieuwe of alternatieve materialen en architecturen daarbuiten CMOS-apparaten verkend voor 2020, met inbegrip van elektron spin-apparaten, grafeen, en nanodraad transistors. Prof Kang Wang van de Universiteit van Californië in Los Angeles gemeld efficiënte spin injectie in Ge werd gerealiseerd met behulp van magnesiumoxide (MgO) en wordt geoptimaliseerd voor spin overdracht koppel.

De Internationale Symposium over geavanceerde gate stack Technology is onderdeel van de SEMATECH Kennis-serie, een reeks van publieke, single-gerichte industrie vergaderingen ontworpen om wereldwijde kennis stijging van de belangrijke gebieden van halfgeleider-R & D.

Bron: http://www.sematech.org/

Last Update: 8. October 2011 06:38

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit