Posted in | Nanoelectronics

Internasjonale forskere Diskuter Strategier for 16 nm og Beyond Process Technologies

Published on October 14, 2010 at 5:32 AM

Deltakerne på de siste 7. Årlige International Symposium på Advanced Gate Stack Technology diskutert strategier for å implementere avanserte logikk og hukommelse teknologier for sub-16 nm node og utover prosess teknologi.

Symposiet, arrangert av SEMATECH, trakk mer enn 100 internasjonale forskere fra industri og akademia som delte nylig funn og skisserte nye gate stack strategier for de 16 nm teknologi generasjon og utover.

"Vi er svært fornøyd med global deltakelse på konferansen, og med utfallet - i utforskningen av løsninger for funksjonell stabler for fremtidige enheter," sier Paul Kirsch, SEMATECH direktør for front end prosesser. "The Symposium suksess kan tilskrives den bredden og dybden av sine deltakere og deres forskningsresultater. SEMATECH vil fortsette å samarbeide med industrien om grunnleggende spørsmål om forlengelse av CMOS logikk og hukommelse teknologier. "

Teknologiene dekket var high-k/metal gate stabler for Silicon (Si), Silicon Germanium (SiGe), III-V høy ytelse MOSFET, metall / high-k / metall stabler for motstand endring minne, flash-minne, og fase endre minne .

Viktige observasjoner inkluderer:

  • Progress blir gjort på Ge og III-V alternativ kanal materielle enheter, selv om det var generell erkjennelse blant Symposium deltakerne at dette området vil kreve mer innsats og mer ressurser for å demonstrere manufacturable løsninger.
  • Ulike foredragsholdere adressert funksjonelle stabelen utfordringer for logikk og hukommelse sentrert på high-k metal gate for Si, SiGe samt bekymring over III-V høy ytelse MOSFETs.
  • Konsensus av deltakerne er selv om det er mange hindringer å overvinne, synes vertikal stabling de mest lovende vei for videre skalering.
  • For å oppveie nedgangen i skalering og oppnå ensartethet og adresse pålitelighet, nyere, mer innovative materialer og veksling mekanismer av ikke-flyktig minne må undersøkes nærmere.

Andre funn offentliggjort på Symposium:

  • Keynote foredragsholdere, fra Intels Technology and Manufacturing Group og Macronix gitt en omfattende oversikt over transistor skaleringsalternativene utover de 15 nm node og utfordringer av ikke-flyktig minne, inkludert flytende gate for plane og ikke-planar enheter.
  • High-k / metal gate prosessen saker ble diskutert av Sony, Toshiba, IBM og GLOBALFOUNDRIES, fremhever problemer med stack skalering.
  • Andrew Kummel ved University of California, diskuterte San Diego tettheten-funksjonell teori (DFT) simuleringer foreslå praktiske veier for å forbedre kvaliteten på high-k oksider på både Ge og III-V grensesnitt.
  • I området av nye minne utvikling, er motstand skifte minne anses å være en av de mest lovende kandidatene for neste generasjon av minnet. Ulike materialer, selektor enheter og arkitekturer ble vist frem. Cross bar arkitekturer ble diskutert for fremtidig minne.
  • Den imponerende fremgang på Spin Torque Transfer (STTRAM) ble diskutert av Grandis, Everspin og University of Virginia.
  • Flere presentasjoner utforsket nye eller alternative materialer og arkitekturer utover CMOS enheter for 2020, inkludert elektron spin-enheter, graphene, og nanowire transistorer. Prof Kang Wang ved University of California i Los Angeles rapportert effektiv spin injeksjon i Ge ble realisert ved hjelp av magnesiumoksid (MgO) og blir optimalisert for spin overføre dreiemoment.

The International Symposium på Advanced Gate Stack Technology er en del av SEMATECH Kunnskap serien, et sett av offentlige, single-fokusert industrien møter designet for å øke global kunnskap på viktige områder av halvleder R & D.

Kilde: http://www.sematech.org/

Last Update: 6. October 2011 20:10

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit