Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
Posted in | Nanoelectronics

国际研究员讨论方法 16 的毫微米和在加工技术之外

Published on October 14, 2010 at 5:32 AM

最近第 7 个每年国际专题讨论会的参与者在先进的实施的先进的逻辑和存储技术门栈技术讨论方法子16 nm 节点的和在加工技术之外。

讨论会,主持由 SEMATECH,从共享新发现的行业和学术界得出了超过以远 100 位国际研究员和 16 毫微米技术生成的概述的新的门栈方法和。

“我们非常满意对全球参与这个会议和对这个结果 - 在解决方法的探险功能栈的将来的设备的”, SEMATECH 的主任说保罗 Kirsch,期初进程。 “讨论会的成功可以归因于其参与者和他们的研究发现的广度和深度。 SEMATECH 将继续合作地与关于重要问题的行业一起使用在扩大 CMOS 逻辑和存储技术”。

报道的技术是硅、硅锗、 III-V 高性能 MOSFETs (SiGe)、金属/高k/金属栈的高k/金属门栈阻力更改内存、闪存和相变内存的。

关键观察包括:

  • 进展在 Ge 和 III-V 交替信道物质设备取得,虽然有在讨论会参与者中的通用确认书此区将要求更多工作成绩和更多资源展示 manufacturable 解决方法。
  • 多种赠送者解决了在 Si 的, SiGe 高的 k 金属门和内存的功能栈挑战一样很好围绕的逻辑象对 III-V 高性能 MOSFETs 的关心。
  • 参与者的共识是,虽然有解决的许多障碍,垂直叠加似乎持续的称的最有为的路。
  • 要抵销在比例缩放的减速和达到均一和地址可靠性,固定存储器更新,更加创新的材料和切换结构需要进一步调查。

其他发现被透露在讨论会:

  • 主要赠送者,从 Intel 的技术和制造的组和 Macronix 为平面和非平面的设备提供晶体管在 15 毫微米节点之外的比例缩放选项全面概览和固定存储器的挑战包括浮动的门。
  • 高k/金属门进程问题由索尼,东芝, IBM 讨论,并且 GLOBALFOUNDRIES,显示发行与栈比例缩放。
  • 加州大学的安德鲁建议的 Kummel,圣迭戈讨论密度功能 (DFT)原理模拟实用的路改进高的 k 氧化物的质量在 Ge 和 III-V 界面的。
  • 在涌现的内存发展范围,阻力更改内存认为其中一名内存的下一代的最有为的候选人。 多种材料、选择者设备和结构被陈列了。 横臂结构为将来的内存讨论。
  • 在空转扭矩调用 (STTRAM) 的印象深刻的进展由 Grandis、 Everspin 和弗吉尼亚大学讨论。
  • 几个介绍在 2020年测试新或替代材料和结构在 CMOS 设备之外,包括电子空转设备、 graphene 和 nanowire 晶体管。 加州大学洛杉矶分校的 Kang Wang 教授报告高效的空转射入到 Ge 里认识到使用氧化镁 (MgO)和为空转调用扭矩被优选。

在先进的门栈技术的国际专题讨论会是 SEMATECH 知识串联,一套公共,被设计的单一集中的行业会议的一部分增加全球知识在半导体 R&D 关键区。

来源: http://www.sematech.org/

Last Update: 12. January 2012 19:58

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit