Synopsys， Inc. (那斯达克： SNPS)，在软件的一个半导体的世界领导人和 IP 设计，今天宣布的核实和制造旧金山州立大学 (SF 状态) 是这所最新的大学接受查尔斯 Babbage 格兰特从 Synopsys。
通过授予、工程 Synopsys 的全面电子设计自动化软件被接受的许可证学校 (EDA)和知识产权，以及课程技术支持和教授培训。 授予通过提供一个新的服务器和估计硬件也启用了一个新的 Nanoelectronics 和计算的研究实验室 (NeCRL) 的创建为学员。 在 NeCRL 的研究将集中于解决技术在电路的比例缩放挑战，并且设计的结构上级别和在设计可靠，省能源和高性能计算在涌现的纳米技术方面巡回。
由于查尔斯 Babbage 格兰特， SF 状态在纳诺缩放比例集成电路技术开发在电路的一门课程和系统设计。 此课程预计有对教育的质量的深刻影响和在工程 SF 州立学校提高研究功能，在 nanoelectronics 区建立一个充满活力的研究方案。
“我们有一成功，并且与 Synopsys 的合作关系从秋天 2008年，造成新的教育资源和研究发行的发展”，阿米德 Mahmoodi，助理教授，工程学校说在 SF 状态的。 “Synopsys 查尔斯 Babbage 授予是一个巨大方式采取我们的协作到下个级别”。
Synopsys 软件和硅知识产权 (IP)提供学员和研究员这个机会使用为逻辑和实际综合，电路仿真，塑造毫微米的设备的行业工具和制造处理塑造。 Synopsys 软件和 IP 起基础作用对于行业设计流学员获得真实世界，实践经验大厦和测试他们的设计的地方。
“Synopsys 选择 SF 状态接受查尔斯 Babbage 授予由于他们的承诺到实施一门全面集成电路设计课程以及他们的与其他 Synopsys 全世界大学的领导和协作工作成绩编程成员”，在 Synopsys 策略联盟说富有的高盛，副总统、总公司营销和。 “通过此授予，我们盼望帮助 SF 状态执行他们的教育学员的任务确实地造成工程行业”。
对工业设计工具的存取为先进的研究和微电子学设计是今天面对大学的一个公用挑战。 Synopsys 帮助通过象查尔斯 Babbage 格兰特和其全世界大学程序的主动性解决此问题，提供精选的大学以设计软件和 IP 为现代电子设计流和导致集成电路制造进程。 早先授予接收人包括案件西部预留大学，中国科学院，印第安技术研究所在 Kharagpur 的，莫斯科技术研究所、北卡罗来纳州立大学、普渡大学、圣荷西州立大学、硅谷技术学院、南方卫理公会大学、状态设计亚美尼亚的大学，雪城大学、南安普敦大学和耶烈万州立大学。
来源： http://www.synopsys.com/