Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions
Posted in | Nanoelectronics

Representantes Técnicos de SEMATECH Para Destacar los FETs Avanzados de Nanowire en la Acción de IEDM

Published on November 9, 2010 at 4:12 AM

Los descubrimientos de la investigación Que Revelan, representantes técnicos del programa de los Procesos de la Parte Frontal (FEP) de SEMATECH presentarán los papeles técnicos en los 56.os Dispositivos de Electrón Internacionales anuales de IEEE Que Se Encuentran (IEDM) del 6-8 de diciembre de 2010, en el Hilton en San Francisco, CA.

Los expertos de SEMATECH señalarán sobre tecnologías de memoria resistentes del RAM (RRAM), Plano De Deriva avanzado y los FETs del nanowire para los dispositivos escalados del CMOS, los altos materiales del canal de la movilidad III-V en las obleas de silicio de 200m m en un MOSFET del estándar industrial fluyen, y la potencia ultrabaja futura que hace un túnel los dispositivos del FET - destacando los descubrimientos importantes que dirigen la necesidad creciente de un rendimiento más alto y de dispositivos de energía baja.

Además, SEMATECH recibirá cursos por invitación de la conferencia previa el 5 de diciembre. Los cursos se centrarán en las separaciones técnicas y de la fabricación que afectan a tecnologías de memoria emergentes prometedoras y a los canales de III-V en el silicio. Copatrocinado por el Electrón y Aixtron de Tokio, estos cursos ofrecerán expertos de la industria y la academia que discute los retos y las oportunidades en estas áreas en una serie de presentaciones y de discusiones de panel.

Durante la conferencia de IEDM, los expertos del FEP de SEMATECH presentarán resultados de investigación en las sesiones siguientes:

  • Sesión 6, Lunes 6 de Diciembre en 2 de la tarde: los MOSFETS Uno mismo-Alineados Heterointegrated de III-V en un Substrato de 200 milímetros Si Usando un Flujo De Proceso del Estándar Industrial - demuestra, por primera vez, que los dispositivos de III-V en el silicio se pueden tramitar en una línea experimental del silicio con la contaminación, la uniformidad y el rendimiento controlados mientras que demuestran buen funcionamiento del dispositivo.
  • Sesión 16, Martes 7 de Diciembre en el 9:05 Mañana: Perspectiva de Hacer Un Túnel el Transistor Verde para 0.1V CMOS - investiga los transistores verdes el hacer un túnel para los dispositivos de baja tensión y los circuitos del VLSI del CMOS. Los datos Estadísticos mostrarán que las características de sub-60mV/decade se han demostrado sin obstrucción en los fulminantes de 8 pulgadas. Este trabajo es una colaboración en curso con Profesor Chenming Hu y sus compañeros de trabajo en la Universidad de California Berkeley. Los resultados del trabajo colaborativo serán presentados por Profesor Hu.
  • Sesión 19, Martes 7 de Diciembre en el 4:25 P.M.: Mecanismo de la Transferencia del Óxido de Metal RRAM Basado en Propiedades Microscópicas del Filamento Conductor - los partes sobre el filamento conductor crítico ofrecen operaciones de RRAM que controlan. El proceso de formación se encuentra para definir la dimensión de una variable del filamento, que determina el perfil de temperatura y, por lo tanto, las características que cambian.
  • Sesión 26, Miércoles 8 de Diciembre en el 9:55 Mañana: La Reducción de la Resistencia de Contacto a la Fuente/al Desagüe de FinFET Usando Dipolo Dieléctrico Atenuó la Sintonización de la Altura de la Barrera de Schottky - las demostraciones, por primera vez, una reducción de la resistencia de contacto usando la altura atenuada dipolo dieléctrico de la barrera de Schottky que sintonizaba en una fuente de FinFET. Esta técnica es muy prometedora para los dispositivos emergentes, los materiales del canal alternativo, y sub-22nm CMOSFETs, donde está barreras la resistencia de Schottky de la barrera del contacto parásita más alta de la altura y el resultar importantes para escalar.
  • Sesión 34, Miércoles 8 de Diciembre en 2 de la tarde: SiGe y Si Esforzados FinFETs para la Lógica del Alto Rendimiento con la Pila de SiGe/Si en SOI - partes sobre un esquema en doble canal para la alta movilidad CMOS FinFETs.

La conferencia de IEDM drena a una audiencia internacional de profesionales de la industria para una exploración intensiva del diseño, de la fabricación, de la física, y del modelado de semiconductores y de otros dispositivos electrónicos. La conferencia pone de relieve el trabajo de cabeza de los científicos y de los representantes técnicos superiores de la electrónica del mundo; es una de muchas aplicaciones de los foros SEMATECH de la industria de colaborar con los científicos y los representantes técnicos de corporaciones, de universidades, y de otras instituciones de investigación, muchos de los cuales son socios de la investigación.

Fuente: http://www.sematech.org/

Last Update: 12. January 2012 19:03

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit