Posted in | Nanoelectronics

SEMATECH Ingeniører å markere Advanced Nanowire FET på IEDM begivenhet

Published on November 9, 2010 at 4:12 AM

Avslørende forskningsgjennombrudd, ingeniører fra SEMATECH Front End Prosesser (FEP) program vil presentere tekniske papirer på det 56. årlige IEEE International Electron Devices Meeting (IEDM) 6-8 desember 2010, på Hilton i San Francisco, CA.

SEMATECH eksperter vil rapportere om resistive RAM (RRAM) minne teknologi, avanserte Fin og nanowire FET for skalert CMOS-enheter, høy mobilitet III-V kanal materiale på 200mm silisium wafere i en industristandard MOSFET flyt, og fremtidige ultra-low power tunnelering FET-enheter - fremhever betydelig gjennombrudd som tar det økende behovet for høyere ytelse og lavt strømforbruk enheter.

I tillegg vil SEMATECH vert invitasjonsmailen pre-konferanse workshops den 5. desember. Verkstedene vil fokusere på tekniske og produksjon hull påvirker lovende nye minne teknologier og III-V kanaler på silisium. Co-sponset av Tokyo Electron og AIXTRON, vil disse workshops funksjonen eksperter fra industri og akademia diskutere utfordringer og muligheter i disse områdene i en rekke presentasjoner og paneldebatter.

Under IEDM konferansen, vil SEMATECH er FEP eksperter presenterer forskningsresultater på følgende sesjoner:

  • Session 6, mandag 6 desember kl 14:00: Self-justert III-V MOSFETs Heterointegrated på en 200 mm Si underlaget med en Industry Standard Process Flow - viser, for første gang, at III-V enheter på silisium kan behandles i en silisium pilot linje med kontrollert forurensning, ensartethet og gir samtidig demonstrere god enhetens ytelse.
  • Session 16, tirsdag 7 desember kl 09:05: Prospect of Tunneling Grønn Transistor for 0,1 V CMOS - undersøker tunneling grønn transistorer for lavspent CMOS VLSI enheter og kretser. Statistiske data vil vise at sub-60mV/decade egenskaper har blitt tydelig demonstrert på 8 tommer wafere. Dette arbeidet er et pågående samarbeid med Prof Chenming Hu og hans medarbeidere ved University of California Berkeley. Resultatene av samarbeid vil bli presentert av professor Hu.
  • Session 19, tirsdag 7 desember kl 04:25: Metal Oxide RRAM Slå Mechanism Basert på Conductive Filament Mikroskopiske Properties - rapporter om kritisk ledende filament funksjoner kontrollerende RRAM operasjoner. Den forming prosessen er funnet å definere filament form, som bestemmer temperaturen profil og dermed bytte egenskaper.
  • Session 26, onsdag 8 desember kl 09:55: Kontakt Motstand Reduksjon til FinFET Source / Drain hjelp Dielektrisk Dipol dempet Schottky Høyde Tuning - viser for første gang, dempet en kontakt motstand reduksjon bruke dielektrisk dipol Schottky høyde tuning på en FinFET kilde. Denne teknikken er veldig lovende for nye enheter, alternativ kanal materialer og sub-22nm CMOSFETs, der Schottky høyde og resulterende høyere parasittiske kontakt motstand er betydelige barrierer for skalering.
  • Session 34, onsdag 8 desember kl 14:00: Anstrengte SiGe og Si FinFETs for High Performance Logic med SiGe / Si Stack på SOI - rapporter om en tokanals ordning for høy mobilitet CMOS FinFETs.

Den IEDM Konferansen trekker et internasjonalt publikum av fagfolk for en intensiv utforskning av design, produksjon, fysikk, og modellering av halvledere og andre elektroniske enheter. Konferansen spotlights leder arbeidet fra verdens beste elektronikk forskere og ingeniører, det er ett av mange industri fora SEMATECH bruker til å samarbeide med forskere og ingeniører fra selskaper, universiteter og andre forskningsinstitusjoner, hvorav mange er forskningspartnere.

Kilde: http://www.sematech.org/

Last Update: 6. October 2011 06:54

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit