Site Sponsors
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Strem Chemicals - Nanomaterials for R&D
Posted in | Nanoelectronics

Synopsys er IC Validator kvalificerer til 40 nm, 65 nm DRC / LVS Runsets af TSMC

Published on November 18, 2010 at 3:06 AM

Synopsys, Inc. (Nasdaq: SNP), en af ​​verdens førende inden for software og IP til halvleder design, verifikation og produktion, meddelte i dag, at dets IC Validator fysisk kontrol produkt er kvalificeret til TSMC i 40-nm og 65-nm interoperable DRC / LVS runsets , og er umiddelbart tilgængelige for TSMC kunder.

IC Validator, en del af Galaxy ™ Implementering platformen, er et ideelt add-on til IC Compiler til In-Design fysisk kontrol. Ved at aktivere fysiske kontrol inden gennemførelsen flow, gør det muligt for IC Validator sted og rute ingeniører at fremskynde tid til at tapeout og forbedre for fremstilling. TSMC er kvalificering af IC Validator bringer unikke fordele af In-Design flow til den brede vifte af design teams udnytte TSMC i 40-nm og 65-nm procesteknologier.

"Den iDRC og iLVS format, et centralt element i TSMC er Open Innovation Platform ™ initiativ, giver os mulighed for at strømline design reglen udvikling og implementering, hvilket sikrer en konsekvent fortolkning tværs af EDA partnere og rettidig tilgængelighed for vores kunder," siger Suk Lee, direktør for design Infrastruktur marketing på TSMC. "Efter at have gennemgået vores strenge kvalifikation proces, Synopsys 'IC Validator er nu en kvalificeret løsning til vores 40-nanometer og 65-nanometer proces teknologi med øjeblikkelig iDRC / iLVS runset rådighed for vores fælles kunder."

IC Validator øger ydeevnen ved at parsing interoperable regel dæk til effektive atomare instruktioner velegnet til meget parallel udførelse. Desuden IC Validator udnytter sin skalérbare hybrid data og kommando-processor for at tilbyde en stærk platform for kodning og validering af de komplekse polygon og kant-baserede regler er nødvendige for nye proces noder. IC Validator er klar til produktion og har været anvendt med succes til tape-outs på førende fabless designvirksomheder, halvlederproducenterne og støberier.

IC Validator og IC Compiler dele data modeller og behandling af motorer, hvilket resulterer i en integreret In-Design fysisk kontrol flow designet til at levere signoff-niveau nøjagtighed kombineret med overlegen produktivitet. Sammenlignet med den traditionelle "gen-så-kontrollere" tilgange, In-Design flow undgår senfase overraskelser og afbøder dyre iterationer mellem sted-og-rute og signoff. In-Design fysisk kontrol giver funktionalitet som inkremental DRC, automatisk fejlfinding og korrektion, optimal metal-fill isætning og hurtige ECO validering, alle inden for det sted-og-route miljø, der giver fysisk design ingeniører til at generere fremstillings-rent design, der skal passerer den endelige signoff check uden besvær, hastighedsoverskridelser samlede tid til tapeout.

"Synopsys understøtter standardisering og interoperabilitet, som gør det muligt for vores kunder at opnå højere effektivitet," siger Antun Domic, senior vice president og general manager, implementering gruppe på Synopsys. "Vi har tæt samarbejde med TSMC at udvikle interoperable filformat og kvalificere IC Validator for TSMC avancerede procesteknologier. Denne kvalifikation gør os i stand til at bringe bevist fordelene ved In-Design fysisk kontrol til et hurtigt voksende antal af design team arbejder på 65 nanometer og herunder. "

Kilde: http://www.synopsys.com/

Last Update: 17. November 2011 17:07

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit