Ultratynde Alternativ til Silicon for Future Electronics

Published on November 22, 2010 at 5:59 PM

Der er gode nyheder i jagten på den næste generation af halvledere. Forskere med det amerikanske energiministeriums Lawrence Berkeley National Laboratory (Berkeley Lab) og University of California (UC) Berkeley, har med succes integreret ultra-tynde lag af halvleder indiumarsenid på en silicium substrat til at oprette en nanoskala transistor med fremragende elektroniske properties . Et medlem af III-V familie af halvledere, indium arsenid byder på flere fordele, som et alternativ til silicium herunder overlegne elektron mobilitet og hastighed, hvilket gør det til en skyldige beløb kandidat til fremtidens high-speed, low-power elektroniske enheder.

"Vi har vist en simpel rute for heterogene integration af indium arsenid lag ned til en tykkelse på 10 nanometer på silicium substrater," siger Ali Javey, et fakultet forsker i Berkeley Labs materialevidenskab Division og en professor i elektroteknik og datalogi på UC Berkeley, der ledede denne forskning.

Bearbejdning en indium oxid (InAs) enhed starter med a) epitaksisk voksende og ætsning InAs ind nanoribbon arrays, der er få stemplet på en silicium / silica (Si/SiO2) substrat, b) og c) InAs nanoribbon arrays på Si/SiO2 d ) og e) InAs nanoribbon overbygninger på Si/SiO2.

"De enheder, vi efterfølgende fabrikeret var vist sig at fungere nær den forventede ydeevne af III-V-enheder med minimal lækstrøm. Vores enheder også udstillet overlegen ydelse i form af strømtæthed og transconductance sammenlignet med silicium transistorer af lignende dimensioner. "

For alle dens forunderlige elektroniske egenskaber, har silicium begrænsninger, der har bedt om en intens søgen efter alternative halvledere til at blive brugt i fremtidige enheder. Javey og hans forskergruppe har koncentreret sig om sammensatte III-V halvledere, som byder på fremragende elektron transport egenskaber. Udfordringen har været at finde en måde at sætte disse sammensatte halvledere til den veletablerede, low-cost behandling teknologi, der anvendes til at producere dagens silicium-baserede enheder. I betragtning af den store gitter misforhold mellem silicium og III-V sammensatte halvledere, er direkte hetero-epitaksial vækst i III-V på silicium substrater udfordrende og komplekse, og ofte resulterer i en stor mængde fejl.

"Vi har demonstreret, hvad vi kalder en 'XOI,' eller sammensat halvleder-på-isolator teknologiplatform, der er parallel til nutidens 'SOI,' eller silicium-på-isolator platform," siger Javey. "Brug af en epitaksial overførselsmetode, vi overført ultratynde lag af enkelt-krystal indium-arsenid på silicium / silica substrater, og derefter fremstillet enheder ved hjælp af konventionelle behandling teknikker for at karakterisere XOI materiale og udstyr egenskaber."

Resultaterne af denne forskning er blevet offentliggjort i tidsskriftet Nature, i et papir med titlen, "Ultratynde sammensat halvleder om isolator lag til high-performance nanoskala transistorer." Co-authoring rapporten med Javey var Hyunhyub Ko, Kuniharu Takei, Rehan Kapadia, Steven Chuang, Hui Fang, Paul Leu, Kartik Ganapathi, Elena Plis, Ha Sul Kim, Szu-Ying Chen, Morten Madsen, Alexandra Ford, Yu-Lun Chueh, Sanjay Krishna og Sayeef Salahuddin.

At gøre deres XOI platforme, voksede Javey og hans samarbejdspartnere enkelt-krystal indiumarsenid tynde film (10 til 100 nanometer tyk) på en foreløbig kilde substrat så lithographically mønstrede de film i bestilte arrays af nanoribbons. Efter at være blevet fjernet fra kilden underlaget gennem et selektivt wet-radering af en underliggende opofrende lag, blev de nanoribbon arrays overføres til silicium / silica substrat via en stempling proces.

Javey tilskrives den fremragende elektroniske ydeevne XOI transistorer til den lille dimensioner af den aktive "X" lag og den kritiske rolle, som kvante indespærring, der tjente til at tune materialets band struktur og transport egenskaber. Selv om han og hans gruppe kun brugt indiumarsenid som deres sammensat halvleder, skal teknologien let rumme andre sammensatte III / V halvledere så godt.

"Fremtidens forskning om skalerbarhed af vores proces for 8-tommer og 12-tommer wafer behandling er nødvendig," Javey sagt.

"Vejen frem Vi tror, ​​at XOI substrater kan opnås gennem en wafer limning proces, men vores teknik skal gøre det muligt at fremstille både p-og n-type transistorer på samme chip for supplerende elektronik baseret på optimale III-V halvledere.

"Desuden, kan dette koncept bruges til direkte at integrere højtydende fotodioder, lasere og lysemitterende dioder på konventionelle silicium substrater. Unikt, kunne denne teknik giver os mulighed for at studere de basale materialeegenskaber af uorganiske halvledere, når tykkelsen er skaleret ned til kun nogle få atomare lag. "

Denne forskning blev finansieret delvist af en LDRD støtte fra Lawrence Berkeley National Laboratory, og med Marco / MSD Fokus Center på MIT, Intel Corporation og Berkeley Sensor og aktuator Center.

Last Update: 3. October 2011 09:29

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit