Site Sponsors
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Strem Chemicals - Nanomaterials for R&D

将来のエレクトロニクスのためのシリコンに極薄の代替

Published on November 22, 2010 at 5:59 PM

半導体の次世代の検索では良いニュースがあります。と研究者のエネルギーのローレンスバークレー国立研究所(バークレー研究所)の米国エネルギー省とカリフォルニア大学(UC)バークレー校は、成功した優れた電子特性を持つナノスケールトランジスタを作成するために、シリコン基板上に半導体のインジウム砒素の超薄層を統合して。半導体のIII - V族のメンバー、インジウム砒​​素は、将来の高速、低消費電力電子機器のoustanding候補にする優れた電子移動度と速度、を含む、シリコンに代わるものとして、いくつかの利点を提供しています。

"我々は、シリコン基板上に10ナノメートルの厚さにインジウム砒​​素層の異機種統合のための簡単​​なルートを示してきた、"アリJavey、バークレー研究所材料科学部門の教員の科学者と電気工学とコンピュータ科学の教授は言うこの研究を率いたカリフォルニア大学バークレー校、で。

酸化インジウム(InAs量子)素子を製造すること)エピタキシャルシリコン/シリカ(Si/SiO2)基板上に刻印されているナノリボンの配列に成長するとInAsをエッチングで始まり、Si/SiO2上b)およびc)InAs量子ナノリボンの配列であり、d )およびe)InAs量子ナノリボンは、Si/SiO2の超構造。

"我々は、その後製造されたデバイスは、最小のリーク電流によるIII - Vデバイスの予測される性能の限界付近で動作することが示された。同じような大きさのシリコントランジスタと比較して、私たちのデバイスは、電流密度とコンダクタンスの面で優れた性能を示した。"

そのすべての不思議な電子特性のために、シリコンは、将来のデバイスで使用する代替半導体の強烈な検索を促している制限事項があります。 Javeyと彼の研究グループは、優れた電子輸送特性を備えた化合物III - V族半導体、に焦点を当てている。課題は、今日のシリコンベースのデバイスを製造するために使用される十分に確立された、低コストの加工技術にこれらの化合物半導体を接続する方法を見つけるためになっている。シリコンとIII - V族化合物半導体との間の大きな格子不整合を考えると、シリコン基板上にIII - Vの直接のヘテロエピタキシャル成長は困難な複雑であり、欠陥の高音量でしばしば結果。

"我々は"XOI、'または化合物半導体オンインシュレータ技術プラットフォーム、今日に平行である"SOI、'またはシリコンオンインシュレータプラットフォームを呼び出しているかを実証しました、"Javey氏は述べています。 "エピタキシャル転送方法を使用して、我々はXOI材料とデバイスの特性を評価するために、従来の加工技術を使用してその後、シリコン/シリカ基板上にインジウムヒ素単結晶作製装置の薄層を転送する。"

この研究の結果は、"高性能のナノスケールトランジスタの極薄の化合物半導体絶縁体層上に。"共同オーサリングJaveyと報告したHyunhyubサムイ、邦治武井、リーアンカパディア、、タイトルの論文で、ネイチャー誌に掲載されているスティーブン荘、ホイ牙、ポールレイ、Kartik Ganapathi、エレナPlis、ハスル金、Szu - Yingさん陳、モルテンマドセン、アレクサンドラフォード、ゆう倫Chueh、サンジャイクリシュナとSayeefサラフディーン。

そのXOIプラットフォームを作成するには、Javeyと彼の共同研究者はその後、リソグラフィナノリボンの順序付けられた配列にフィルムをパターン化予備ソースの基板上に単結晶インジウム砒​​素薄膜(厚さ10〜100ナノメートル)増加した。基盤となる犠牲層の選択的ウェットエッチングによりソース基板から除去された後、ナノリボンの配列は、スタンピングプロセスを介してシリコン/シリカ基板に移した。

Javeyは、アクティブな"X"層と材料のバンド構造と輸送特性を調整するために提供量子閉じ込めが果たす重要な役割、の小さな寸法にXOIトランジスタの優れた電子の性能を挙げている。彼と彼のグループはそれらの化合物半導体としてインジウム砒​​素を使用していますが、技術は容易でなく、他の化合物III / V族半導体に対応する必要があります。

"8インチおよび12インチウエハ処理のための私たちのプロセスのスケーラビリティに関する今後の研究が必要とされる、"Javeyは言った。

"我々はXOI基板がウエハ接合プロセスによって得られると信じている、しかし私たちの技術が製造することを可能にするはず前方に移動する両方のp -およびn型の最適なIII - V族半導体に基づく補完的なエレクトロニクスのための同一チップ上のトランジスタ。

"さらに、この概念は、直接、従来のシリコン基板上に高性能なフォトダイオード、レーザー、発光ダイオードを統合するために使用することができます。一意に、このテクニックは、私たちは厚さがわずか数原子層にスケールダウンされ、無機半導体の基本的な材料特性を研究できる可能性があります。"

この研究は、ローレンスバークレー国立研究所からLDRD助成金によって一部で賄われ、MIT、インテルコーポレーションおよびバークレーセンサとアクチュエータセンターMARCO / MSDフォーカスセンターで。れました

Last Update: 9. October 2011 21:15

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit