Site Sponsors
  • 20% off Mass Spectrometer range at Conquer Scientific
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Strem Chemicals - Nanomaterials for R&D
20% off Mass Spectrometer range at Conquer Scientific

There is 1 related live offer.

20% Off Mass Spectrometers

미래 전자공학을 위한 실리콘에 Ultrathin 대안

Published on November 22, 2010 at 5:59 PM

반도체의 차세대를 위한 수색에 있는 희소식이 있습니다. 로오렌스 버클리 국립 연구소 (버클리 실험실) 및 (UC) 가주 대학 미국 에너지성을 가진 연구원은 버클리, 성공적으로 실리콘 기판에 반도체 인듐 비화물의 매우 얇은 우수한 전자 속성으로 nanoscale 트랜지스터를 만들기 위하여 층을 통합했습니다. 반도체의 III-V 계열, 인듐 비화물의 일원은 그것에게 미래 고속의, 저전력 전자 장치를 위한 oustanding 후보자를 만드는 우량한 전자 기동성 및 각측정속도를 포함하여 실리콘에 대안으로 몇몇 이점을 제안합니다.

"우리는 실리콘 기판에 10 나노미터의 간격에 인듐 비화물 층의 이질적인 통합을 위한 간단한 경로를 아래로 보여주었습니다," 이 연구를 지도한 버클리 주립 대학에 버클리 실험실의 재료 과학 부에 있는 알리 Javey, 능력 과학자 및 및 컴퓨터 과학 전자 공학 교수를 말합니다.

인듐 산화물 (InAs) 장치를 날조하는 것은 아) 코피로 증가에서 시작하고 InAs를 인 nanoribbon 소집으로 식각해서 실리콘/실리카 (Si/SiO2) 기질에 각인해 얻으십시오; b)와 c) Si/SiO2에 InAs nanoribbon 소집; d)와 e) Si/SiO2에 InAs nanoribbon 상부구조.

"우리가 연속적으로 날조한 장치는 최소 누설 현재를 가진 III-V 장치의 계획한 성능 한계의 가까이에 작동하기 위하여 보였습니다. 우리의 장치는 또한 전류밀도 식으로 전시했습니다 우량한 성과 및 유사한 차원의 실리콘 트랜지스터에 비교하여 상호 전도력성을."

그것의 경이로운 전자 속성 전부를 위해, 실리콘에는 양자택일 반도체를 위한 강렬한 수색을 미래 장치에서 사용되기 위하여 자극한 제한이 있습니다. Javey와 그의 연구 단체는 멋진 전자 이동 성질을 특색짓는 합성 III-V 반도체에 집중했습니다. 도전은 계속 오늘 실리콘 기지를 둔 장치를 일으키기 위하여 이용된 기초가 튼튼하고, 값이 싼 가공 기술로 이 합성 반도체 폐쇄의 방법을 찾아내기 위한 것입니다. 실리콘과 III-V 화합물 반도체 사이 큰 격자 미스매치를 주어, 실리콘 기판에 III-V의 직접 hetero 코피 성장은 도전 적이고 복잡하, 결점의 높은 볼륨 수시로 귀착됩니다.

"우리는 우리가 `이라고 XOI 칭하고 있는 무슨을 설명했습니다,' 또는 오늘 ` SOI와 평행한, 합성 반도체 에 절연체 기술 플래트홈' 또는 실리콘 온 인슐레이터 플래트홈," Javey를 말합니다. "코피 이동 방법을 사용하여, 우리는 전통적인 가공 기술을 사용하여 옮겼습니다 실리콘/실리카 기질, 그 후에 날조한 장치에 단 하나 결정 인듐 비화물의 ultrathin XOI 물자와 장치 속성을 성격을 나타내기 위하여 층을."

이 연구의 결과는 표제가 붙은 종이에서 전표 성격에서 간행되었습니다, "고성능 nanoscale 트랜지스터를 위한 절연체 층에 Ultrathin 합성 반도체." Javey를 가진 보고를 공저해서 Hyunhyub Ko, Kuniharu Takei, Rehan Kapadia, Steven Chuang 의 Hui 독아, 폴 Leu, Kartik Ganapathi, Elena Plis, 헬기공격 Sul 김, Szu-Ying 첸, Morten Madsen, 알렉산드라 포드, Yu Lun Chueh, Sanjay Krishna 및 Sayeef Salahuddin이었습니다.

그들의 XOI 플래트홈을 만들기 위하여는, Javey와 그의 합작자는 예비적인 근원 기질에 박막이 (10에서 100개 나노미터 두꺼운) nanoribbons의 명령한 소집으로 그 때 석판 인쇄로 필름을 모방한 단 하나 결정 인듐 비화물을 증가했습니다. 근원 기질에서 근본적인 희생적인 층의 선택적인 젖 에칭을 통해서 제거 후에, nanoribbon 소집은 각인 프로세스를 통해 실리콘/실리카 기질로 옮겨졌습니다.

Javey는 물자의 띠 구조 및 이동 성질을 조정하는 것을 봉사한 양 금고에 의해 한 액티브한 "X" 층 및 중요한 역할의 작은 차원에 XOI 트랜지스터의 우수한 전자 성과를 돌렸습니다. 그와 그의 단이 그들의 합성 반도체로서만 인듐 비화물을 이용했더라도, 기술은 즉시 그밖 합성 III/V 반도체를 또한 수용해야 합니다.

"8 인치와 12 인치 웨이퍼 가공을 위한 우리의 프로세스의 범위성에 대한 미래 연구 필요합니다,"는 Javey는 말했습니다.

"우리는 앞으로 XOI 기질이 웨이퍼 접합 프로세스를 통해 장악될 수 있다고 믿습니다, 그러나 우리의 기술은 최적 III-V 반도체에 근거를 둔 무료한 전자공학을 위한 동일 칩에 p-와 n- 모형 둘 다 트랜지스터를 날조하게 가능하게 해야 합니다.

"게다가, 이 개념은 직접 전통적인 실리콘 기판에 고성능 포토다이오드, 레이저 및 발광 다이오드를 통합하기 위하여 이용될 수 있습니다. 유일하게, 이 기술은 간격이 약간 원자 층에." 규모를 축소할 때 저희를 무기 반도체의 염기성 물질 속성을 공부하는 가능하게 할 수 있었습니다

이 연구는 로오렌스 버클리 국립 연구소에서 LDRD 교부금 그리고 MIT에 MARCO/MSD 초점 센터에 의해 부분적으로, 인텔 및 버클리 센서 및 액추에이터 센터 투자되었습니다.

Last Update: 11. January 2012 19:39

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit