Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D
Posted in | Nanoelectronics

Diseño de los Avances de la Cadencia de la Giga-Entrada, Gigahertz SoCs con el Nuevo Flujo de Digitaces 28 nanómetro

Published on February 1, 2011 at 6:05 AM

Cadence Design Systems, Inc. (NASDAQ: CDNS), un arranque de cinta en la innovación electrónica global del diseño, avance hoy el diseño del sistema de la giga-entrada/del gigahertz en virutas (SoCs) con un flujo de punta a punta digital probado en 28 nanómetros que rinde ventajas del funcionamiento y del tiempo-a-mercado.

Impulsado por la aproximación de la Realización del Silicio de la Cadencia, el nuevo flujo Encuentro-Basado proporciona a un camino más rápido, más determinista para lograr la giga-entrada/el silicio del gigahertz con la integración de la tecnología y las mejorías importantes de la configuración y del algoritmo de la base en un diseño, una puesta en vigor y una verificación unificados fluyen. Trabajando inconsútil con los dominios del análogo/de las señales encontradas y del silicio/del conjunto del co-diseño de la Cadencia, el nuevo flujo digital de 28 nanómetros permite a proyectistas considerar el flujo entero de la viruta holístico para impulsar descubrimientos en de alto rendimiento, de baja potencia, señales encontradas, e incluso los diseños 3D-IC -- factores de éxito críticos para movilidad-basado y multimedias SoCs.

El el nuevo flujo, disponibles inmediatamente, la aproximación de la Cadencia de los soportes para la Realización del Silicio a través de su enfoque en intento de cálculo único y penetrante, abstracción, y convergencia de RTL para GDSII, entonces a través para el empaquetado. La Realización del Silicio es un elemento clave de la visión EDA360.

la “tecnología de proceso del Veinte-ocho-Nanómetro es una gran oportunidad y reto para los proyectistas, con sus ventajas de la potencia, del funcionamiento y del área acopladas con retos tales como variación de proceso y nuevos efectos de la fabricación,” dijo a Albert Li, director del Diseño y del Revelado en Global Unichip Corporation. “Utilizamos el flujo de punta a punta digital de la Cadencia para nuestro primer diseño de 28 nanómetros porque la consolidación de la Cadencia con las giga-entradas/gigahertz de las capacidades del diseño y nodos de la tecnología avanzada es lo que necesitamos para servir a nuestros clientes. Usando el flujo de punta a punta digital de la Cadencia, podemos no sólo manejar los requisitos complejos del encaminamiento, de la variabilidad y de la fabricación de 28 diseños del nanómetro, pero también abordamos diseños de la entrada 100+ millón dentro de una duración de ciclo razonable de diseño. El resultado final es más productividad y mejor previsibilidad del horario en nuestros productos a entregar a nuestros clientes.”

Eliminando la necesidad de equilibrios entre la complejidad y los nodos de proceso avanzados, el nuevo flujo optimiza diseño complejo en 28 nanómetros, proporcionando a un camino para que el revelado avanzado del SoC realice el coste-beneficio de geometrías más pequeñas. El Clave al funcionamiento del flujo es un diseño, una puesta en vigor, y una verificación digitales unificados basada en intento, la abstracción, y la convergencia.

Las Características que aumentan intento unificado incluyen:

  • Intento Completo, silicio-probado de la regla del diseño de 28 nanomter (eléctrico, físico, DFM) con temprano, por adelantado análisis de equilibrio, y una mejoría 2x en el tiempo de ejecución del encaminamiento con inteligente vía y optimizaciones de la contacto-densidad
  • Captura atenta y hojas de operación (planning) de la topología Temprana del reloj que utilizan la información física para optimizar inteligente árboles del reloj el bloquear y del balance del reloj en el diseño durante síntesis

Las Características que aumentan la abstracción incluyen:

  • Tecnologías de la abstracción de datos del Descubrimiento que permiten a bloques enteros de la lógica ser modeladas simple y exactamente, y ser optimizadas a través de dominios lógicos y físicos, para la productividad de la capacidad de conversión a escala de la giga-entrada y del diseño
  • El Soporte para las señales encontradas de baja potencia y OpenAccess-basadas jerárquicas aprisa/detalló abstracciones para activar la integración rápida del IP y de SoCs avanzado

Una convergencia Más Rápida se logra a través de las características tales como:

  • Una capacidad funcional de la pre-máscara físicamente enterada ECO que automatiza difícil ejecutar ECOs funcional, proporcionando a una convergencia más rápida y acortando dramáticamente el ciclo de diseño.
  • Una configuración del descubrimiento para el análisis avanzado del en-diseño que proporciona al cierre de un solo paso ultrarrápido de la integridad de señal y del análisis de cronometraje durante el flujo del diseño para la convergencia eficiente del diseño
  • Análisis de cronometraje estático de las señales encontradas completas Exactas y optimización sincronización-impulsada para reducir iteraciones entre las personas de diseño analogicas y digitales

Y las nuevas capacidades completo-integradas 3D-IC con intento unificado, abstracción, y el atravesar de la convergencia digital, completo-aduana, y diseño de paquete, ahora activan funcionamiento, talla, costo y potencia optimizados.

“La complejidad del diseño de 28 nanómetros acoplado con la necesidad de utilizar la giga-entrada compleja/el gigahertz de los requisitos exige un flujo de punta a punta integrado,” dijo a David Desharnais, director mayor, marketing de producto de la Realización del Silicio. “Nuestra aproximación única de la Realización del Silicio permite que nuestros clientes activen sus diseños del SoC a los nuevos niveles para entregar el silicio del rendimiento más alto para las aplicaciones de las multimedias, de las comunicaciones y el calcular. El aviso De Hoy de nuestro flujo digital completo de la Realización del Silicio de 28 nanómetros continúa nuestro empuje hacia realizar la visión EDA360.”

El flujo de punta a punta digital Encuentro-Basado de la Realización del Silicio incluye tecnologías tales como Compilador del Encuentro RTL, Sistema de la Puesta En Vigor de Digitaces del Encuentro, Encuentra tecnologías Conformales, Encuentra la Prueba, tecnologías del Sistema de Cronometraje del Encuentro, de la Extracción de la Cadencia QRC, del Sistema Eléctrico del Encuentro y del Encuentro DFM.

Fuente: http://www.cadence.com/

Last Update: 11. January 2012 12:31

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit