Posted in | Nanoelectronics

节奏 Giga 门,与新的数字式 28 毫微米流的千兆赫 SoCs 预付款设计

Published on February 1, 2011 at 6:05 AM

Cadence Design Systems, Inc. (那斯达克: CDNS),在全球电子设计创新的一位领导先锋,今天提前 giga 门/千兆赫系统设计在筹码的 (SoCs)与产生性能和定期对市场好处在 28 毫微米的证明的数字式端到端流。

驱动由节奏硅认识途径,新的基于遭遇的流提供一个更加快速,更加确定性的路径通过技术综合化达到 giga 门/千兆赫硅,并且在统一的设计、实施和核实的重大的核心结构和算法改善流。 无缝与节奏的类似物/混杂信号和硅/程序包共同设计域一起使用,新的数字式 28 毫微米流使设计员考虑整个筹码流整体驱动在高性能,低功率的突破,甚而混杂信号和 3D 集成电路设计 -- 基于流动性的关键性成功因素和多媒体 SoCs。

新的流,可用立即,支持节奏的途径对硅认识通过其在唯一和普遍的设计意图的重点,抽象和汇合从 RTL 到 GDSII,然后通过对包装。 硅认识是 EDA360 远见的关键字元。

“二十八毫微米加工技术是一个重要机遇,并且设计员的挑战,当其功率、性能和区好处加上挑战例如处理差异和新的制造作用”,阿尔伯特李,设计和发展的主任说在 Global Unichip Corporation。 “我们为我们的第一个 28 毫微米设计使用了节奏数字式端到端流,因为对 giga 门/千兆赫设计功能和先进技术节点的节奏的承诺是什么我们需要为我们的客户服务。 使用节奏数字式端到端流,我们能不仅处理 28 毫微米设计的复杂运输路线、可变性和制造需求,而且处理 100+ 百万门设计在一合理的设计周期时间内。 最终结果是更多生产率和更好的计划可预测性在我们的可交付使用给我们的客户”。

消灭对折衷方案的需要在复杂和先进的处理节点之间,新的流优选复杂设计在 28 毫微米,提供路径为先进的 SoC 发展认识到更小的几何成本效益。 流的性能的关键字是在目的、抽象和汇合基础上的统一的数字式设计、实施和核实。

提高统一的目的功能包括:

  • 完全,硅证明的 28-nanomter 设计规律目的 (电,实际, DFM) 与及早,在前面权衡分析和 2x 改善在运输路线运行时间通过智能通过和针密度优化
  • 在综合期间,使用实际信息智能优选时钟给装门和平衡在这个设计中的时钟结构树的早时钟拓扑专心获取和计划

提高抽象的功能包括:

  • 突破使逻辑整个块和准确地被塑造和在逻辑和实际域间被优选, giga 门可缩放性和设计生产率的数据抽象化技术
  • 技术支持分层结构低功率和基于 OpenAccess 的混杂信号快/详述抽象启用 IP 和先进的 SoCs 的迅速综合化

更加快速的汇合通过这样功能达到如下:

  • 自动化难实施功能 ECOs 的一个实际上意识前屏蔽功能 ECO 功能,提供更加快速的汇合和显著缩短设计周期的。
  • 提供超速的一步信号完整和时间分析关闭在设计流期间为高效的设计汇合的设计先进的分析的突破结构
  • 准确充分的混杂信号静态减少在模式和数字式设计小组之间的迭代的时间分析和规定期限主导的优化

并且与统一的目的新的充分集成 3D 集成电路功能,抽象和汇合跨过数字式,全自定义和成套设计,现在启用优化性能、范围、费用和功率。

“28 毫微米设计的复杂加上需要支持复杂 giga 门/千兆赫需求需求集成端到端流”,产品销售说大卫 Desharnais,高级主任,硅认识。 “我们的唯一硅认识途径允许我们的客户推进他们的 SoC 设计到新的级别为了传送多媒体,通信和计算应用的高性能硅。 我们的全面 28 毫微米数字式硅认识流的今天声明继续我们的推进往实现 EDA360 远见”。

基于遭遇的硅认识数字式端到端流包括技术例如遭遇 RTL 编译器,遭遇数字式实施系统,遇到保形技术,遇到测试、遭遇计时系统、节奏 QRC 提取,遭遇动力系统和遭遇 DFM 技术。

来源: http://www.cadence.com/

Last Update: 11. January 2012 10:44

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit