Synopsys、 Inc. (NASDAQ: SNPS)、各国指導者でソフトウェアおよび IP のために半導体デザイン、確認および製造業、今日マルチコアの最適化の技術のプラットホームの建築家の広いアベイラビリティ発表しました、作業分析のための新しい解決および SystemC のマルチコアのシステム・アーキテクチャの早い定義を。
マルチコアの最適化の技術のプラットホームの建築家を使用して、 SoCs のデザイナー、チップセットおよびシステムは強い性能測定およびトレードオフ解析、ソフトウェアのアベイラビリティ前の月のための早い概念段階のマルチコアのシステム・アーキテクチャのハードウェア/ソフトウェアパフォーマンスモデルを捕獲できます。
「SoC の増大の費用を与えられる設計して下さい、システム建築家に費用有効方法ですべての望ましいアプリケーション使用ケースをサポートするために最適システム・アーキテクチャの定義で難題があります」ルネ van den Berg、システム建築家、車の催し物の解決、 NXP の半導体を言います。 「Synopsys のプラットホームの建築家で埋め込まれる新しいマルチコアの最適化の技術は建築家にアプリケーションの明確な理解およびプロジェクトの初期の必須機能を与えます。 システムパフォーマンスのこの洞察力によって、利用可能資源のハードウェアおよびソフトウェアの割り当て、ソフトウェアのスケジューリングのシナリオおよびアーキテクチャ次元および決定、全体の設計のサイクル時間は非常に減ります」。
新しいマルチコアの最適化の技術はプラットホームの建築家のユーザーがタスクグラフとして知られている最終製品のアプリケーションのタスク主導の作業負荷モデルを作成することを可能にしま仕切るハードウェア/ソフトウェアおよびシステムパフォーマンスの分析そして最適化を可能にします。 ハードウェア/ソフトウェアの仕切りが終了した後、建築家は SoC レベルのアーキテクチャ調査および IP の選択のための同じタスクグラフそしてタスク主導のトラフィックを再使用し、またサブシステムパフォーマンス最適化相互接続し、そしてメモリ。 利点は最適化されたマルチコアのシステムパフォーマンス、より短い評価の時間およびより速いタイムに市場を含んでいます。
「マルチコアの SoCs、チップセットおよびシステムの開発者は頻繁に私達に告げま、心配した過剰デザインおよび以下デザインの危険についてどのようにあるか競争できない製品か高い再回転を引き起します。 彼らはマルチコアアーキテクチャ分析がはるかに強い必要があり、大いに先に開始することを」、言います、フランク Schirrmeister を製品マーケティング、システムレベルの解決、 Synopsys のディレクター認識しています。 「アーキテクチャ変更がまだ実行可能な間、プラットホームの建築家のための新しいマルチコアの最適化の技術私達のユーザーがマルチコアのパフォーマンス上の問題を見つけ、解決することを可能にしま、ハードウェアおよびソフトウェアの実施に避けます高価な改善を」。は
ハードウェアの提供者間の相互作用とソフトウェア IP、マルチコアの SoCs、チップセットおよびシステムはますます複雑化するようになりました。 プラットホームの建築家のためのマルチコアの最適化の技術は書かれ、ことばによるマルチコアのシステム・アーキテクチャの実行可能なパフォーマンスモデルとの取り替えることの指定によってこの共同の有効性そして精密を非常に改善します。 これらは最終的なソフトウェアおよびハードウェアによってデザイン鎖パートナーの間で容易に外に共有することができます。
ソース: http://www.synopsys.com/