Site Sponsors
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
Posted in | Lab on a Chip

Le Semi-conducteur de Fujitsu Adopte des Technologies de la Cadence DFM pour des Designs Complexes d'ASIC

Published on September 21, 2011 at 5:52 AM

Par Cameron Chai

Le Semi-conducteur de Fujitsu a normalisé des technologies (DFM) de design-pour-fabrication des Systèmes de Conception de Cadence pour ses 28 le nanomètre ASIC et les messages mélangés (SoC) de système-sur-puce conçoivent.

Le déploiement de la technologie du « dans-design » de la Cadence faciliterait Fujitsu en assurant la prévisibilité, le rendement élevé et un chemin plus rapide pour que ses puces neuves atteignent la Réalisation de Silicium. Les puces de rétablissement neuf seraient un composant de noyau des produits électroniques du consommateur sophistiqué de Fujitsu.

La Cadence digitale et les flux analogiques conçus pour la Réalisation de Silicium fournissent la technologie de dans-design de DFM dans la Rencontre digitale et des flux de coutume/analogue de Virtuose.

Directeur de Service de Développement de Plate-forme de Technologie et de Design du Système LSI du Semi-conducteur de Fujitsu, Hiroshi Ikeda, déclaré que des technologies de la Cadence DFM avaient été sélectées après une vaste estimation des constructeurs variés. La technologie de DFM aiderait à manager la complexité de ses 28 effets de nanomètre, avec une haute qualité de silicium et de temps de retournement plus rapides, il a dit. L'intégration dans la Rencontre et le Virtuose de Cadence que les flux permettraient l'adoption droite, il a ajouté.

Le Facteur prédictif Du CMP Électrique d'Analyseur, de Cadence de Litho de Cadence et l'Analyseur Matériel de Litho de Cadence ont été choisis par le Semi-conducteur de Fujitsu pour son optimisation de variabilité de dans-design et fin de connexion matérielle pour le SoC et les designs d'ASIC. L'Analyseur Électrique de Litho peut aider à recenser et optimiser des bibliothèques pour la variabilité d'effet qui est disposition-dépendante. Le Facteur prédictif de CMP de Cadence a la capacité à trouver par les vastes simulations, les variations de topographie des processus de fabrication. L'Analyseur Matériel de Litho de Cadence active la convergence rapide de silicium en accroissant des algorithmes fondamentaux pour fournir l'évolutivité proche-linéaire. Ces technologies de Cadence activeraient le Semi-conducteur de Fujitsu s'assurent que son design satisfait la métrique exigée de performance.

Source : http://www.cadence.com/

Last Update: 12. January 2012 13:47

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit