Posted in | Lab on a Chip

冨士通の半導体は複雑な ASIC デザインのための調子 DFM の技術を採用します

Published on September 21, 2011 at 5:52 AM

カメロンシェ著

冨士通の半導体は 28 (DFM) nm ASIC のための調子の設計システムからのデザインのため製造業の技術を標準化し、システムチップ (SoC)混合されシグナルは設計します。

調子の 「内部デザイン」技術の配置は新しいチップのための予測可能性、高い収穫およびケイ素の認識を達成するためにより速い経路の保障の冨士通を助けます。 新しい世代チップは冨士通の複雑にされた消費者電子製品のコアコンポーネントです。

デジタル調子およびケイ素の認識のために設計されているアナログの流れはデジタルおよび名人の習慣/アナログの遭遇の DFM 内部デザイン技術を流れ提供します。

調子 DFM の技術がさまざまなベンダーの広範な査定の後で選ばれたことを、冨士通の半導体のシステム LSI 技術およびデザインプラットホームの開発部ディレクター示されるひろし Ikeda。 DFM の技術は 28 の nm の効果の複雑さの管理を助けます良質のケイ素およびより速い送受反転時間とと、彼は言いました。 流れが簡単な採用を、彼可能にする名人および調子の遭遇への統合は追加しました。

調子の Litho の電気検光子、調子 CMP のプレディクタおよび調子の Litho の物理的な検光子は SoC および ASIC デザインの内部デザイン可変性の最適化および物理的なサインオフのための冨士通の半導体によって選択されました。 Litho の電気検光子はレイアウト依存している効果の可変性のためのライブラリの識別し、最適化を助けることができます。 調子 CMP のプレディクタは機能が広範なシミュレーション、製造工程の地形の変化によって検出するべきあります。 調子の Litho の物理的な検光子はほぼ線形スケーラビリティを提供するための基礎的なアルゴリズムのてこ入れによって速いケイ素の収束を可能にします。 これらの調子の技術はデザインが必須パフォーマンス測定基準を満たすことを冨士通の半導体を保障します可能にします。

ソース: http://www.cadence.com/

Last Update: 12. January 2012 12:40

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit