Posted in | Nanoelectronics

Studie Zeigt Nutzen von FD-SOI Technologie für 20 und 28 nm-ProzessKnotenpunkte

Published on December 13, 2011 at 1:38 AM

Durch Cameron Chai

Entsprechend einer Gelenkforschung durchgeführt durch GLOBALFOUNDRIES, WAFFE. IBM, STMicroelectronics und andere bedeutende Halbleiterunternehmen für das Produzieren von 28 nm-Chips unter Verwendung völlig verbrauchten Silikon-aufisolator (FD-SOI) Prozesses, die planaren Halbleiterbauelemente, die auf FD-SOI Substratflächen aufgebaut werden, sind zum Entbinden des beträchtlichen Leistungs- und Leistungsnutzens fähig, wenn sie mit CMOS-Einheiten verglichen werden, die auf Massesilikon Substratflächen fabriziert werden.

Die Ergebnisse bestätigten auch, dass die Leistung der FD-SOI Einheiten zum Übereinstimmen der Leistung fähig sind, die frühestens durch FinFET-Einheiten von 20 und 28 Verfahrenstechnikknotenpunkten nm zugesichert wird. In der Vorführung von Silikon-kalibrierten Simulationen von den verwickelten Schaltungen, die Controller des Speichers DDR3 und WAFFEN-Kerne am 28 nm Knotenpunkt enthalten, entband die FD-SOI Technologie überlegene Leistung über Massen-CMOS-Technologie sogar während der Senkung der Stromversorgung.

Die FD-SOI Technologie entbindet die optimale Leistung, die mit der von undichten universellen Technologien, an einer Leckageleistung und an der dynamischen Leistung kleiner gleichwertig ist, als die durch Kleinleistungstechnologien erzielt werden kann. Der 28 kritischen die Pfade Schaltung nm FD-SOI bei 0,6 V waren zwei Falten schneller als die der Kleinleistungstechnologie und des 50%, die der universellen Technologie schneller als die ist.

Die FD-SOI Technologie verbraucht 40% weniger Leistung, indem sie eine untere Stromversorgung verwendet, um die gleiche Zielfrequenz zu erzielen. Sie erlaubt die Operation aller Auslegungen der digitalen Einheiten wie SRAMS an einer unteren Stromversorgung. Die Technologie bestätigte auch diesen Nutzen an den 20 nm-Knotenpunktsimulationen.

An der stabilen Gesamtleistung und basiert auf Auslegungsoptimierungsbemühungen, war die optimale Leistung der FD-SOI Technologie 12% bis 30%, die der Massentechnologie höher als das ist, die besonders für Anlage-aufchip bestimmt war (SOC). Sie verbrauchte 22% bis 40% weniger Leistung bei konsequenter optimaler Arbeitsfrequenz und seine Kleinleistungsleistung wurde um 65% erhöht. Der Geschäftsführer des SOI-Industrie-Konsortiums, Horacio Mendez erklärte, dass das FD-SOI auch minimale Produktionsgefahr entbindet, wenn es mit FinFET wegen seiner Fähigkeit, planare Auslegungen unterzubringen verglichen wird.

Quelle: http://www.soiconsortium.org

Last Update: 12. January 2012 14:27

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit