Soitec 宣佈 FD-2D 和 FD-3D 平面和 FinFET 晶體管的薄酥餅模式

Published on April 18, 2012 at 2:09 AM

卡梅倫柴

Soitec,半導體材料提供者能源和電子的銷售,概述其包括二個 (FD)產品的充分地被耗盡的產品模式打算供先進的平面和三維 (FinFET) 晶體管使用。

Soitec 的 FD 薄酥餅有晶體管前集成關鍵功能在這個薄酥餅構建自己。 他們啟用一個早,低風險班在 28 毫微米節點到 10 毫微米和以遠,當減少時費用和改進移動設備出力效率和性能。 這家公司在改進晶體管性能也將從事由硅以及其他新的材料製成。 通過內部和聯合研究與開發程序,這家公司也期待從 300 的遷移到支持的行業模式 450 mm 薄酥餅。 FD-2D 和 FD-3D 薄酥餅是完全地可升級的對 450 mm。

Soitec 的產品通過加速市場伸手可及的距離時間和減少支持這個行業的半導體的 FD 國際技術模式在芯片製造商的生產成本。 公司的 FD-2D 產品串聯實現一個創新平面方法對 FD 硅技術在芯片製造商可能從他們現有的加工技術和設計不斷地獲得福利的 28 毫微米節點。

FD-2D 薄酥餅有一塊超同源和超薄的硅層作為其頂層,使它獲得有厚度下來硅的平面 FD 晶體管到 5 毫微米在門下。 與厚度的一塊 (BOX)超薄的被埋沒的氧化物層 25 毫微米將夾在中間在硅基礎和頂部硅層之間。 下一代能利用從有更加稀薄的配件箱的層的厚度下來到 10 毫微米,鋪平道路下來的對 14 毫微米移動設備的平面晶體管可縮放性。

Soitec 的 FD-3D 產品串聯啟用三維 (FinFET) 結構,當降低投資和時間和簡化晶體管製造過程在少於 20 毫微米時。 FD-3D 薄酥餅有厚度隨客戶的需求變化的硅頂層。 飛翅高度是由此頂層預定義的被安置在配件箱層,提供固定內在分隔。 它簡化 FinFET 生產過程,減少資本和運作成本,并且增加生產處理量。 這些好處導致 FinFET 技術的少量工業化挑戰、更短的工藝過程開發瞭解循環的和更加快速的市場伸手可及的距離時間在主流鑄造廠市場上。

來源: http://www.soitec.com

Last Update: 18. April 2012 02:44

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit