Posted in | Nanofabrication

使用在 Versalis 平台的 PECVD 模块的 ASSID JDP 程序

Published on October 10, 2012 at 5:30 AM

SEMICON 欧罗巴 -- SPTS 技术,处理全球半导体行业和相关市场的先进的薄酥饼的供应商解决方法,今天宣布它签署与 ASSID 的一个 JDP 程序从 Fraunhofer-IZM 通过 3D 集成电路包装的硅 vias 研究子175 摄氏度 (TSV)电介质影片。

这个程序在所有硅系统综合化德累斯顿中心 (PECVD)将使用在沿着 SPTS 铭刻房间的一个 Versalis® 平台安装的 300mm APM 等离子改进的化学气相沉积 (ASSID)模块在德累斯顿,德国。

ASSID 在 2010年被设置,开发 3D 在 300mm 薄酥饼的综合化技术,使主导的设备制造商适用 3D 集成电路在批量生产的技术。 通过集成有铭刻进程的 PECVD 模块在一个唯一薄酥饼处理程序, ASSID 使用 Versalis 系统优选处理结果和减少发展和飞行员生产的资本支出。

APM 提供唯一低温 PECVD 进程,瞄准通过前种 TSV 应用并且通过显示钝化。 TSV 隔离的电介质层可以存款在温度在 175 摄氏度以下提供高侧壁覆盖范围,低重点和通过’电子性能证明 ‘。 对于请通过显示, APM 聘用高沉积率氧化硅和氮化物影片,与硅在玻璃基体和结合非常好的覆盖范围、障碍属性和电子隔离兼容。

M. 于尔根狼, Fraunhofer IZM-ASSID 和部门领导的经理 HDI&WLP /ASSID 说, “SPTS 是一个重要合作伙伴,贡献重要的经验和生产经验我们的堆积装配线的 300mm 3D 设备的。 另外的 PECVD 功能提供了在此线路的另一个重要处理步骤”。

凯文 T. Crofton,行政副总裁和首要经营的办公室补充说, “我们高兴是 Fraunhofer 的 300mm 发展线路的部分。 SPTS 是在集成 3D 集成电路解决方法的一位领导先锋,并且我们期待这个先进的工作在我们的铭刻和 PECVD 加工能力执行的 Fraunhofer-IZM 加速包装的 3D 的采用由数量制造商”。

来源: http://www.spts.com

Last Update: 10. October 2012 06:22

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit