Posted in | Nanofabrication

使用在 Versalis 平臺的 PECVD 模塊的 ASSID JDP 程序

Published on October 10, 2012 at 5:30 AM

SEMICON 歐羅巴 -- SPTS 技術,處理全球半導體行業和相關市場的先進的薄酥餅的供應商解決方法,今天宣佈它簽署與 ASSID 的一個 JDP 程序從 Fraunhofer-IZM 通過 3D 集成電路包裝的硅 vias 研究子175 攝氏度 (TSV)電介質影片。

這個程序在所有硅系統綜合化德累斯頓中心 (PECVD)將使用在沿著 SPTS 銘刻房間的一個 Versalis® 平臺安裝的 300mm APM 等離子改進的化學氣相沉積 (ASSID)模塊在德累斯頓,德國。

ASSID 在 2010年被設置,開發 3D 在 300mm 薄酥餅的綜合化技術,使主導的設備製造商適用 3D 集成電路在批量生產的技術。 通過集成有銘刻進程的 PECVD 模塊在一個唯一薄酥餅處理程序, ASSID 使用 Versalis 系統優選處理結果和減少發展和飛行員生產的資本支出。

APM 提供唯一低溫 PECVD 進程,瞄準通過前種 TSV 應用并且通過顯示鈍化。 TSV 隔離的電介質層可以存款在溫度在 175 攝氏度以下提供高側壁覆蓋範圍,低重點和通過』電子性能證明 『。 對於请通過顯示, APM 聘用高沉積率氧化硅和氮化物影片,與硅在玻璃基體和結合非常好的覆蓋範圍、障礙屬性和電子隔離兼容。

M. 於爾根狼, Fraunhofer IZM-ASSID 和部門領導的經理 HDI&WLP /ASSID 說, 「SPTS 是一個重要合作夥伴,貢獻重要的經驗和生產經驗我們的堆積裝配線的 300mm 3D 設備的。 另外的 PECVD 功能提供了在此線路的另一個重要處理步驟」。

凱文 T. Crofton,行政副總裁和首要經營的辦公室補充說, 「我們高興是 Fraunhofer 的 300mm 發展線路的部分。 SPTS 是在集成 3D 集成電路解決方法的一位領導先鋒,并且我們期待這個先進的工作在我們的銘刻和 PECVD 加工能力執行的 Fraunhofer-IZM 加速包裝的 3D 的採用由數量製造商」。

來源: http://www.spts.com

Last Update: 10. October 2012 06:22

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit