ST 的 CMOS 28nm 現在充分地耗盡了绝緣體上硅薄膜進程可用為原型

Published on October 19, 2012 at 5:53 AM

STMicroelectronics、 Soitec (Euronext) 和 CMP (電路多 Projets®) 今天宣佈 ST 的 CMOS 28nm 充分地耗盡了绝緣體上硅薄膜 (FD-SOI) 進程,使用從 Soitec 的創新硅體,為原型現在是可用的對大學、研究實驗室和設計公司通過 CMP 提供的硅經紀服務。 當它臨近其第一個商業薄酥餅的完成, ST 發行此加工技術給第三方。

在 ST 的 28nm FD-SOI CMOS 在允許大學和設計固定存取早先 CMOS 生成包括 45nm 的成功的協作的進程編譯 CMP 的目錄的簡介 (在 2008 介紹),在 2006 65nm (介紹),在 2004 90nm (介紹) 在 2003 和 130nm (介紹)。 CMP 的客戶機也有對 65nm 和 130nm SOI (绝緣體上硅薄膜) 的存取,以及從 STMicroelectronics 的 130nm SiGe 進程。 例如, 170 所大學和其他公司接受了設計規律和設計工具箱 ST 90nm CMOS 進程的,并且超過 200 家大學和公司接受了設計規律和設計工具箱 ST 65nm 批量項目貨簽和 SOI CMOS 進程的。

自從 CMP 在 2011年啟動提供 ST 28nm CMOS 批量項目貨簽技術,大約 60 家大學和微電子學公司接受了設計規律,并且設計工具箱和 16 個集成電路 (集成電路) 已經被製造了。

「有巨大興趣在設計集成電路上使用這些進程,在 2009 当大約 300 個項目被設計在 90nm (逐步淘汰),并且超過 300 已經散裝 65nm」, Bernard Courtois, CMP 的主任說。 「另外,超過 60 個項目在 65nm SOI 已經被設計了,并且注意到,許多在歐洲冠上大學是有趣的, USA/Canada,并且亞洲已經利用了在 CMP 和 ST. 之間的協作」

CMP 多項目薄酥餅服務允許組織得到少量 -- 典型地從一些十二個到幾千個部件 -- 先進的集成電路。 28nm FD-SOI CMOS 進程的費用固定在 18,000 與至少 1mm2 的 EUR /mm2。

「與第一在已經在生產中 FD-SOI 的技術設計,時間是正確安排技術可用研究團體。 我們的 FD-SOI 製造過程允許現有設計迅速和容易地被端起到重大的功率和性能福利可以認識到的 FD-SOI」,說菲利普角 Magarshack,行政副總裁、設計啟動和服務, STMicroelectronics。 「另外,保證大學有對我們的前進技術的存取可能幫助我們吸引最佳的新工程師作為我們的承諾一部分長遠地保持技術領先者」。

「我們的與 STMicroelectronics 和 CMP 的合夥企業是 Soitec 的承諾的一個另外的示例對提供被區分的材料解決方法給這個開放的市場,支持先進技術的 FD-SOI 生態系和用戶的連續的擴展」,資深副總裁說史蒂夫 Longoria,全世界有戰略意義的業務發展的 Soitec 的。 「通過此合夥企業我們將看見在 Soitec 的 FD-SOI 材料基礎上的新和創新產品,由於提供大學和其他客戶以一個證明的路徑為開發的和測試的下一代集成電路」。

來源: http://www.st.com/

Last Update: 19. October 2012 10:50

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit