Synopsys Lancia il Liquido di Prova di Memoria per le Progettazioni di 20-Nanometer SoC

Published on November 7, 2012 at 4:30 AM

Synopsys, Inc. (Nasdaq: SNPS), globale guida fornendo software, il IP ed i servizi usati per accelerare l'innovazione in chip e nei sistemi elettronici, oggi ha annunciato una nuova versione della sua Memoria System® della STELLA di DesignWare®, di una soluzione automatizzata del post-silicio e pre- di memoria della prova, di debug, di sistema diagnostico e della riparazione che permette ai progettisti di migliorare qualità dei risultati (QoR), diminuire il tempo di progettazione, la prova più bassa costa ed ottimizzano il rendimento di fabbricazione.

L'ultima versione, mirando a 20 nanometro ed a progettazioni basate FinFET, comprende una nuova architettura permettendo all'implementazione ed alla convalida gerarchiche di grandi progettazioni del SoC che contengono migliaia di memorie incluse, che possono fare diminuire il tempo richiesto per applicare le prove mentre però diminuendo l'area vicino fino a 30 per cento. Inoltre, la nuova versione indirizza efficientemente la prova e la riparazione per i nuovi difetti di memoria veduti in 20 trattamenti di nanometro e sotto quali gli errori trattati della variazione e gli errori resistenti.

“Con le memorie incluse che occupano quasi 50 per cento di un SoC, avere un liquido di prova completo di memoria con l'autodiagnostica incorporata e la riparazione è critico a realizzare il rendimento ottimale, mentre abbassa i costi globali,„ ha detto Eric Esteve, Analista del IP a IPNest. “L'introduzione di Synopsys della sua generazione seguente del Sistema di Memoria della STELLA di DesignWare migliora significativamente la capacità dei progettisti di individuare i difetti specifici di memoria ed i meccanismi di errore che sono prevalenti nelle progettazioni a 20 nanometri e sotto.„

La nuova architettura nel Sistema di Memoria della STELLA fornisce l'indirizzo di memoria avanzato e lo sfondo programmabile di memoria modella necessario per creare gli algoritmi ottimizzati della prova per la rilevazione degli errori non solo statici e dinamici, ma egualmente elabora la variazione e gli errori resistenti, che sono più probabili accadere ai vertici della tecnologia di 20 nanometro e sotto. La nuova versione egualmente ottimizza la logica della generazione della prova memorizzando soltanto gli elementi di prova unici, fornenti il risparmio significativo di area.

Il Sistema di Memoria della STELLA permette la generazione e la verifica gerarchiche del IP della riparazione e della prova all'interno del SoC mentre mantiene la gerarchia originale di progettazione. Ciò può accelerare la progettazione ed il tempo di verifica mentre permette la riutilizzazione dei vincoli e dei file di configurazione di progettazione di esistenza, diminuente il tempo globale di progettazione del SoC. La combinazione di queste nuove funzionalità diminuisce l'area totale di riparazione e della prova da fino a 30 per cento confrontati al prodotto precedente della generazione, mentre permette alla chiusura più veloce di progettazione. Queste capacità possono anche diminuire il tempo richiesto per silicio allevano e l'analisi di difetto per l'ottimizzazione del rendimento, permettendo alla rampa alla produzione in volume di accadere nelle settimane piuttosto che i mesi.

La soluzione permette la prova della -velocità e la riparazione delle memorie ad alto rendimento dell'esboscatore universale usando un bus preconfigurato della prova, che consente l'accesso alle memorie dentro la memoria nel modo di prova. Il sistema utilizza questo bus per verificare le memorie ed aggiunge la logica della prova e della riparazione di memoria fuori della memoria del IP per evitare tutto l'impatto sulla prestazione di memoria dell'esboscatore universale. Progettato per uso con le memorie riparabili ed irreparabili per tutto il vertice di trattamento o della fonderia, il Sistema di Memoria della STELLA fornisce l'integrazione le Memorie Incluse DesignWare di Synopsys indurendo la logica sincronizzazione-critica della riparazione e della prova all'interno delle memorie, ulteriore prestazione migliorante, potenza e area come pure qualità della prova.

Congiuntamente al portafoglio completo di Synopsys ai dei liquidi di prova basati a sintesi compreso TetraMAX® ATPG e compressione di DFTMAX™, il IP di DesignWare SerDes con di prova d'autoverifica incorporato e Rende lo strumento di Explorer® per l'analisi del rendimento, il Sistema di Memoria della STELLA fornisce una serie completa del liquido di prova per incontrare rapidamente gli scopi globali di costo e di qualità della prova.

“Per 20 progettazioni del SoC di nanometro, applicare robusto, il IP area-efficiente della prova di memoria e della riparazione è critico al rendimento di gestione di fabbricazione,„ ha detto John Koeter, vice presidente dell'introduzione sul mercato per il IP e sistemi a Synopsys. “L'ultima versione del Sistema di Memoria della STELLA non solo migliora la copertura e la riparazione dell'errore, ma agisce in tal modo mentre diminuisce l'area del silicio quasi da un terza, permettendo all'assistenza tecnica teams per convincere le loro 20 progettazioni di nanometro per commercializzare più velocemente con i costi di produzione più bassi.„

Sorgente: http://www.synopsys.com/

Last Update: 7. November 2012 05:46

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit