Site Sponsors
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD

Synopsys Lança a Solução do Teste da Memória para Projectos de 20-Nanometer SoC

Published on November 7, 2012 at 4:30 AM

Synopsys, Inc. (Nasdaq: SNPS), global líder fornecendo software, o IP e os serviços usados para acelerar a inovação nas microplaquetas e em sistemas eletrônicos, anunciou hoje uma liberação nova de sua Memória System® da ESTRELA de DesignWare®, de um teste automatizado pre- e do cargo-silicone da memória, eliminam erros, diagnóstico e a solução do reparo que permite desenhistas de melhorar a qualidade dos resultados (QoR), para reduzir o tempo do projecto, um mais baixo teste custa e aperfeiçoa o rendimento da fabricação.

A liberação a mais atrasada, visando projectos de 20 nanômetro e FinFET-baseado, inclui uma arquitetura nova permitindo a aplicação hierárquica e a validação do grande SoC projecta a contenção de milhares de memórias encaixadas, que podem diminuir o tempo exigido para executar testes ao igualmente reduzir a área perto tanto quanto 30 por cento. Além, a liberação nova endereça eficientemente o teste e o reparo para os defeitos novos da memória considerados em 20 processos do nanômetro e abaixo como falhas da variação do processo e falhas resistive.

“Com as memórias encaixadas que ocupam quase 50 por cento de um SoC, ter uma solução detalhada do teste da memória com self-test incorporado e reparo é crítico a conseguir o rendimento óptimo, ao abaixar custos totais,” disse Eric Esteve, Analista do IP em IPNest. De “a introdução Synopsys de sua próxima geração do Sistema de Memória da ESTRELA de DesignWare melhoram significativamente a capacidade dos desenhistas para detectar defeitos específicos da memória e os mecanismos de falha que são predominantes nos projectos em 20 nanômetros e abaixo.”

A arquitetura nova no Sistema de Memória da ESTRELA fornece endereçamento de memória avançado e os testes padrões programáveis do fundo da memória necessários para criar algoritmos aperfeiçoados do teste para detectar as não somente falhas estáticas e dinâmicas, mas igualmente processa a variação e as falhas resistive, que são mais prováveis ocorrer em nós da tecnologia de 20 nanômetro e abaixo. A versão nova igualmente aperfeiçoa a lógica da geração do teste armazenando somente os elementos de teste originais, fornecendo economias significativas da área.

O Sistema de Memória da ESTRELA permite a geração e a verificação hierárquicas do IP do teste e do reparo dentro do SoC ao manter a hierarquia original do projecto. Isto pode acelerar o projecto e o tempo da verificação ao permitir reusar de limitações de projecto da existência e de limas de configuração, reduzindo o tempo total do projecto do SoC. A combinação destas características novas reduz a área total do teste e de reparo por até 30 por cento comparados ao produto precedente da geração, ao permitir um fechamento mais rápido do projecto. Estas capacidades podem igualmente reduzir o tempo exigido para o silicone trazem-acima e a análise de defeito para a optimização do rendimento, permitindo a rampa à produção de volume de ocorrer nas semanas um pouco do que meses.

A solução permite o teste da em-velocidade e o reparo de núcleos de capacidade elevada do processador usando um barramento preconfigured do teste, que forneça o acesso às memórias dentro do núcleo no modo de teste. O sistema usa este barramento para testar memórias e adiciona a lógica do teste e do reparo da memória fora do núcleo do IP para evitar todo o impacto no desempenho do núcleo do processador. Projetado para o uso com memórias reparáveis e não-reparáveis para todo o nó da fundição ou do processo, o Sistema de Memória da ESTRELA fornece a integração as Memórias Encaixadas DesignWare de Synopsys endurecendo a lógica sincronismo-crítica do teste e do reparo dentro das memórias, um desempenho de melhoramento mais adicional, uma potência e uma área assim como uma qualidade do teste.

Em combinação com a carteira detalhada de Synopsys das soluções síntese-baseadas do teste que incluem TetraMAX® ATPG e compressão de DFTMAX™, o IP de DesignWare SerDes com de auto-teste incorporado e Rende a ferramenta de Explorer® para a análise do rendimento, o Sistema de Memória da ESTRELA fornece uma série completa da solução do teste para encontrar rapidamente objetivos totais do custo e da qualidade do teste.

“Para 20 projectos do SoC do nanômetro, aplicação robusta, o IP área-eficiente do teste da memória e do reparo é crítico ao rendimento de controlo da fabricação,” disse John Koeter, vice-presidente do mercado para o IP e sistemas em Synopsys. “A liberação a mais atrasada do Sistema de Memória da ESTRELA melhora não somente a cobertura e o reparo da falha, mas fá-los assim ao reduzir a área do silicone quase por um terceira, permitindo equipes da engenharia de conseguir seus 20 projectos do nanômetro introduzir no mercado mais rapidamente com mais baixos custos de fabrico.”

Source: http://www.synopsys.com/

Last Update: 7. November 2012 05:48

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit