Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D

IMEC lance la recherche sur la prochaine génération de DRAM MIMCAP

Published on October 16, 2007 at 4:00 PM

IMEC lance des recherches sur la prochaine génération de DRAM MIMCAP (métal-isolant-métal condensateurs) technologie de processus dans le cadre de ses (sous-) programme de mise à l'échelle CMOS 32 nm appareil. Cette recherche permettra à IMEC et à ses partenaires pour répondre aux besoins en matériaux et l'intégration à l'échelle MIMCAP DRAM pour les générations futures technologies. Cet accent mis récemment ajoutés suit une extension antérieure de sa traditionnelle logique et SRAM programme orienté vers la périphérie avec un transistor DRAM sous-programme en Novembre 2006. L'objectif de ce dernier sous-programme est à la recherche high-k et des options de porte en métal soutenant une DRAM orientée flux de processus.

En vue de l'échelle de DRAM vers le nœud 50nm et au-delà, les diélectriques MIMCAP nécessitent des matériaux avec une constante diélectrique plus élevée par rapport aux courants de matériaux industriels tels que ZrO2. Au milieu de 2008, une épaisseur d'oxyde efficace de 0,5 nm est prévue pour le diélectrique MIMCAP dans le nœud technologique 50 nm sous-, descendre à 0.3nm en 2009 pour le nœud de sous-45nm. Mise à l'échelle de l'épaisseur d'oxyde diélectrique équivalente tout en atteignant les courants de fuite très faible est l'un des grands du secteur des DRAM goulets d'étranglement est confronté. S'appuyant sur son expertise dans diélectriques high-k et de recherche sur la mémoire, l'IMEC élargit son programme de mise à l'échelle CMOS appareil à relever ces défis.

Dans une première phase, un processus de base pour l'évaluation MIMCAP est mis en place repose sur l'électrode TiN et ZrO2 que le diélectrique du condensateur. Ce processus de base est utilisée comme un véhicule pour le dépistage de nouveaux matériaux d'électrode tels que W, Mo, TAC, Ru, etc

Deuxièmement, les piles nouveau matériau combinant high-k et les électrodes seront projetés théoriquement et expérimentalement pour l'intégration potentielle. Les spécifications rigoureuses DRAM comme dicté par l'ITRS sera utilisée comme critère de sélection. Ils comprennent les fuites de courant inférieur 1fA/cell et d'une épaisseur totale MIM physiques plus petits que 20nm. Enfin, un procédé de dépôt MIMCAP sera développé regardant les problèmes d'intégration majeurs et en imitant autant que possible l'effet de l'intégration complète des DRAM comme la passivation, recuit, etc. Structures de test MIMCAP sera intégré et caractérisé sur la performance électrique et de fiabilité.

Les deux MOCVD (métal-organique Chemical Vapor Deposition) et ALD (Atomic-couche de dépôt) seront utilisés car ils permettent le dépôt de haute qualité des films minces.

Le MIMCAP DRAM sous-programme s'inscrit dans le cadre du programme de mise à l'échelle CMOS dispositif à l'intérieur de l'IMEC (sous-) plateforme de recherche en 32nm CMOS. La plate-forme apporte les cinq premiers fournisseurs de mémoire leader avec IDM dans le monde de la logique de premier plan et les fonderies dont Elpida, Hynix, Infineon / Qimonda, Intel, Micron, NXP, Panasonic, Samsung, STMicroelectronics, Texas Instruments et TSMC.

Last Update: 3. October 2011 20:07

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit