les Disques 3D-TSV Représentent Plus De 6% d'Entreprise de Semiconducteurs Totale d'ici 2015

Published on July 30, 2008 at 10:57 AM

La Recherche et les Marchés a annoncé que l'ajout « TSV à trois dimensions Interconnecte - de l'état d'État de Matériel + de Matériaux 2008 » à leur offre.

La Prochaine Révolution pour des Industries d'Assemblée d'Emballage et de Circuit de Semi-conducteur

L'industrie de Semi-conducteur relève aujourd'hui plus que jamais le défi pour explorer la soi-disant artère à trois dimensions d'intégration de « Plus-que-Moore » afin de poursuivre la graduation agressive prolongée de la Loi de Moore historique. Toute la chaîne logistique d'Entreprise de semiconducteurs est concernée : d'IDMs aux fonderies Fabless et de CMOS, d'OSATs aux lecteurs d'Assemblée de Substrat et de Circuit aussi bien. Nous croyons que l'intégration 3D avec TSVs pourrait accélérer la fusion bien plus actuelle se produisant dans des fabs de disque de CMOS et le décalage vers un modèle fabless de fonderie. Pendant Que toute la chaîne logistique d'industrie est concernée, tous les lecteurs à l'heure actuelle positionnent sur la technologie et évaluent au sujet de quelles plates-formes techniques à trois dimensions doivent être investies et développées pour leurs propres affaires.

Les Temps sont lumineux pour des réalisateurs de tous en travers du monde. Une infrastructure neuve entière doit être développée dans la « Mi-Fin » de la chaîne logistique d'entreprise de semiconducteurs. Des Technologies Neuves, les Matériels et les Matériaux Avancés venant les deux des mondes Frontaux et Principaux sont développés et provoqueront un redémarrage neuf des industries d'assemblage d'emballage et de circuit de semi-conducteur. Nos derniers pronostics du marché prouvent que les disques 3D-TSV seront expédiés dans les millions et avoir le potentiel d'influencer pas moins de 25% des affaires de mémoire d'ici 2015. Si nous excluons des souvenirs, notre exposition d'analyse que les disques 3D-TSV pourraient représenter plus de 6% de l'entreprise de semiconducteurs totale d'ici 2015.

Cette étude neuve vise à donner une meilleure compréhension au sujet de la bonne chronologie pour l'adoption réussie du Silicium Traversant Par L'intermédiaire de la technologie (d'interconnexion à trois dimensions de TSV) en travers de la large gamme de ses fin-applications pilotantes. Les deux états autres mesurent l'incidence potentielle des technologies à trois dimensions sur le marché de fabrication de semi-conducteur (au Dispositif/au Matériel/aux niveaux Matériels) et évaluent comment la chaîne logistique d'industrie est susceptible d'évoluer dans les 2009-2015 trames de temps.

Les Exemples de la conclusion principale de cette étude neuve d'étude de marché sont :

- Les Motivations pour aller à trois dimensions sont assez claires et n'ont pas changé beaucoup puisque la technologie avec succès a été déjà introduite dans la production pour MEMS et Capteurs d'image cmos : elle est tout au sujet de réaliser un plus petit facteur de forme avec des densités accrues de module, pour contacter la largeur de bande, le RF, améliorations des performances de consommation d'énergie et pour maintenir avec davantage de réduction des coûts. Le Coût est définitivement réglé pour être la motivation la plus intense pour développer les technologies 3D à long terme. Supplémentaire, nous voyons plusieurs lecteurs piloté par des motivations de fiabilité : les systèmes de fiabilité plus élevée peuvent être manufacturés par l'intégration verticale de plusieurs couches utilisant TSVs à trois dimensions au lieu des fil-obligations ou la Secousse-Puce interconnecte, utilisant le bloc optique de niveau de disque empilé par 3D au lieu des modules de lentille formés par injection en plastique. D'on la remarque des vues, à trois dimensions semble être un gestionnaire de activation intense pour l'introduction réussie d'encore plus systèmes neufs intégrés dans brutal et espace des environnements d'application de contrainte comme sur Bio, de Télécom et Les marchés de consommateurs Automobiles, notamment.

- Calendrier de lancement selon l'application : Les Capteurs d'image cmos de WL-CSP seront sur la remarque pour laisser leur arête traditionnelle interconnecte la configuration pour les architectures 3D-TSV « réelles » allantes dès que cette année. Vias partiellement ou complet sera rempli, selon par l'intermédiaire de l'élan remplissant étant développé (Cuivre pour l'obturation, le Polysilicium ou le Tungstène partiel pour des vias complet remplis). Supplémentaire, nous voyons de manière dégagée que le nombre d'I/Os augmentant à plusieurs centaines de interconnecte selon la puce avec une tendance d'empiler les puces de PROTOCOLE DE SYSTÈME D'ANNUAIRE sous la puce de capteur d'images elle-même. MEMS prendra également l'avantage d'à trois dimensions afin de combiner le MEMS avec son ASIC tandis que les Petites gorgées Sans Fil combineront des couches hétérogènes toutes ensemble (établi sur différents noeuds de lithographie, différents substrats matériels tels que le SI, GaAs, SiGe…). Le marché pour des souvenirs empilés à trois dimensions est imminent : il est principalement piloté par Mémoire flash À mémoire vive de souvenirs d'abord en attendant de plus en plus est réglé pour être combiné à l'avenir dans le MCP, le Bruit/Petite gorgée de modules, les slots pour carte de téléphone cellulaire et le SSDs. La question est maintenant plus au sujet de qui réussira pour développer d'abord le procédé le plus peu coûteux et prendra le risque de l'investissement initial énorme d'infrastructure exigé. Allant plus loin, la Logique 3D-SOCs basé sont de régler au décollage pendant les 2 ou 3 ans de cadre pour différentes applications. En Effet, ce type « vrai » d'intégration 3D-IC sera réalisé par la ségrégation graduelle de plusieurs couches : la Segmentation 3D des souvenirs inclus, des couches de RF, d'Analogue et d'I/Os de la puce de base de logique sera réalisée de la façon la plus rentable en réduisant des zones générales de taille de puce. Nous sommes aujourd'hui confiants que 3D-ICs affichera bientôt à comparé plus rentable aux élans traditionnels de SOC car il activera pour partitionner d'une façon rentable les différents fonctionnements aujourd'hui tout intégrés dans des matrices de SOC de vaste zone. Au Delà du coût, ces puces à trois dimensions veulent supplémentaire des avantages des améliorations des performances car la longueur d'interconnexion sera diminuée et des répétiteurs seront retirés. Ceci permettra l'industrie de CMOS « pratiquement » vont au-delà au noeud 32nm en termes de taille, coût et performance de puce.

- Nous croyons que différentes plates-formes techniques à trois dimensions doivent être développées car elles serviront les différents besoins d'application et correspondront à différents lecteurs dans la chaîne logistique :

- - la plate-forme à trois dimensions d'Encapsulation de WLP est aujourd'hui déjà dans la production dans des Capteurs d'image cmos avec par l'intermédiaire de par le postérieur du disque. Elle augmentera aux modules d'amplificateur de puissance Aussi bien. Le module de MEMS sont plus complexe comme la plupart de ces applications auront besoin d'une cavité plein-hermétique par l'utilisation des acquéreurs et des technologies plus spécialisées de métallisation.

- - la plate-forme à trois dimensions de Pile de TSV est principalement développée pour les souvenirs empilés et la logique 3D-SOCs plus tard. Si par l'intermédiaire-dernier représentera une grande partie du marché, nous voyons qu'une nette tendance vers les par l'intermédiaire-premières configurations et la plus petite taille de vias approchant les diamètres 1-5um avec 500-2000 interconnecte selon la puce type.

- - la plate-forme à trois dimensions de Module d'interposition est déjà dans la production très faible pour plusieurs applications de MEMS afin de combiner l'ASIC et MEMS ébrèche ensemble dans un véritable élan de WLP (L'interposition de silicium agit ici en remplacement direct du substrat organique). Cette plate-forme technique est susceptible d'augmenter rapidement dans beaucoup d'espaces d'application de Petite gorgée. Dans la plupart des cas, l'interposition du silicium 3D est utilisée comme module « de puce d'accouplement » pour le système intégré par 3D. Les Avantages de telles interpositions à trois dimensions de silicium comprennent les propriétés thermiques intrinsèques en suspens (CTE) du module/du substrat/du carton de silicium et le potentiel d'évaluer à l'interconnexion illimitée lance. En Outre, ils influencent la possibilité pour être de plus en plus « conçus » parmi l'heure avec la capacité d'intégrer les dispositifs passifs, de former des cavités ou même d'établir les tunnels microréfrigérants pour les modules thermiques efficaces de management de coût. Plus généralement, les interpositions à trois dimensions de silicium doivent être coût bas et peuvent être traitées ou fabriquées par les sous-traitants d'IDM si la chaîne de valeur de confidentialité peut être assurée. Nous voyons le doigt

Last Update: 17. January 2012 08:59

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit