Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions

2015 년까지 총 반도체 산업의 6 개 이상 %에 3D - TSV 웨이퍼는 계정

Published on July 30, 2008 at 10:57 AM

연구 및 시장 들이 제공하는 보고서 - "장비 + 재료 2,008 보고서 3 - D TSV는 인터커넥트"의 추가 발표했다.

반도체 패키징 및 회로 조립 산업에 대한 다음 혁명

반도체 제조 산업은 오늘날 많은 역사 무어의 법칙의 지속적인 확장을 추구하기 위해 소위 "더보다 무어"3 - D 통합 경로를 탐험하는 가장 도전보다 직면하고 있습니다. 전체 반도체 산업의 공급 체인이 우려되고있다 : IDMs에서 팹리스 및 파운드리 CMOS에, OSATs에서뿐만 아니라 기판 및 회로 조립 플레이어. 우리는 TSVs와 3D 통합도에 대한 최신 CMOS 웨이퍼 fabs에서 일어나는 통합과 팹리스 파운드리 모델쪽으로 이동을 가속 수 있으리라 생각합니다. 전체 산업 공급망이 관련되고, 모든 선수는 3 - D 기술 플랫폼은 자신의 비즈니스에 대한 투자와 개발을 필요로하는에 대한 기술과 평가에 대한 현재의 위치에 있습니다.

타임스는 세계 전역에서 배포자에 대한 밝은 있습니다. 완전히 새로운 인프라 반도체 산업 공급망의 "미드 엔드"에 개발해야합니다. 새로운 기술, 설비 및 고급 소재의 프런트 엔드에서 모두 오는와 백 엔드의 세계가 개발되고 있으며, 반도체 패키징 및 회로 조립 산업의 새로운 부흥을 일으키다 것입니다. 최신 시장 예측 3D - TSV 웨이퍼가 수백만에 배송됩니다 것을 표시하고 2015 년까지 메모리 사업의 많은 25 %에 영향을 가능성이있다. 우리가 추억을 제외하면, 우리의 분석은 3D - TSV 웨이퍼는 2015 년까지 전체 반도체 산업의 6 개 이상 %를 계정 수 보여줍니다.

이 새로운 연구는 운전 최종 어플 리케이션의 광범 기술 (3 - D TSV 인터커넥트)를 통해 실리콘을 통해의 성공적인 채택에 맞는 타임 라인에 대한 더 나은 이해를 제공을 목표로. 두 보고서는 더 이상 반도체 제조 시장에 3 - D 기술의 잠재적인 영향을 (장치 / 장비 / 재료 수준에서) 계량 및 업계의 공급 체인은 2009년에서 2015년까지 시간 프레임의 진화 가능성이 높습니다 방법을 평가합니다.

이 새로운 시장 조사 연구에서 주요 찾는 예는 다음과 같습니다

- 3 - D로가는 대한 동기가 매우 명확한지, 그리고 기술이 성공적으로 이미 MEMS와 CMOS 이미지 센서 생산에 도입되어 이후로 거의 변경되지 않은 : 그것은 대역폭을 충족하기 위해 증가 패키지 밀도로 작은 폼 팩터를 달성 관한 것입니다, RF, 추가 비용 절감과 유지 소비 전력 성능 개선 및. 비용은 정말 로요 장기적으로 3D 기술을 개발하는 강한 동기를 부여하는 설정됩니다. 또한, 우리는 여러 플레이어가 신뢰성의 동기에 의해 주도되고 나타납니다 : 높은 신뢰성 시스템은 3 차원 스택 웨이퍼 레벨 광학을 사용하는 대신, 3 차원 TSVs 대신 와이어 채권 또는 플립 칩 인터커넥트를 사용하여 여러 레이어의 수직 통합을 통해 제조 수 플라스틱 사출는 렌즈 모듈을 몰드. 전망의 많은 지점에서 3 - D는 다른 사람 사이에서 자동차, 바이오, 통신 및 소비자 시장에서와 같이 거칠고과 공간 제약 응용 프로그램 환경에 더욱 통합된 새로운 시스템의 성공적인 도입을위한 강력한 활성화 드라이버 것 같습니다.

- 응용 프로그램 당 로드맵 : WL - CSP CMOS 이미지 센서가 기존의 에지가 빨리 올해로 "진짜"3D - TSV 아키텍처로가는 대한 구성 인터커넥트 떠날 지점에 있습니다. 비아스는 (부분 작성을위한 구리, 완전히 채워진 비아를위한 폴리 실리콘이나 텅스텐) 개발되고 접근 방식을 통해 작성에 따라 부분적으로 또는 완전히 채워집니다. 또한, 우리는 명확하게 I / O를이 이미지 센서 칩 자체에서 DSP 칩을 쌓아 추세로 칩 당 인터커넥트의 몇몇 수백 확대의 번호를 참조하십시오. 무선 모금이 (다른 리소그래피 노드와 같은 씨, 갈륨 비소, SiGe ...). 등 다양한 재료 기판에 내장된 모두 함께 이기종 레이어를 결합합니다 반면 MEMS는 또한 ASIC과 MEMS를 결합하기 위해 3 - D의 혜택을 소요됩니다 3 - D 스택 메모리에 대한 시장이 임박 : 그것은 주로 첫번째 한편 더 많은 플래시 메모리 패키지, 휴대폰 카드 슬롯 및 SSDs는 MCP, POP / SIP 이내에 미래의 조합으로 설정됩니다 RAM 기반의 메모리로 구동됩니다 . 문제는 지금보다 먼저 최저가 과정을 개발하고 필요한 거대한 초기 인프라 투자의 위험을 감수합니다 성공 누가입니다. 더 이상 갈 로직을 기반으로 3D - SOCs 다른 응용 프로그램에 대한 2-3년 시간 프레임에 - 이륙로 설정하는 것입니다. 사실, 3D - IC의 통합이 "사실"유형이 여러 레이어의 진보 분리를 통해 달성됩니다 임베디드 추억의 3D 파티션, RF, 아날로그 및 로직 기본 칩에서 I / O를 레이어는 가장 비용 효과적으로 달성됩니다 전체 칩 크기 영역을 줄임으로써 방식. 오늘 3D - IC는 곧 그것은 서로 다른 기능을 오늘 모두 넓은 지역 SOC에 통합된 비용 효율적인 방식으로 파티션을 사용하므로 기존의 SOC 접근 방식에 비해 더 비용 효과가 죽으 표시됩니다 확신하고 있습니다. 비용 이외에도,이 3 - D 프로세서는 추가 상호 연결 길이로 성능 향상의 혜택이 짧아집니다되며, 중계기는 삭제됩니다. 이것은 CMOS 업계는 "사실상"칩 크기, 비용 및 성능 측면에서 32nm 노드로 넘어 갈 수 있습니다.

- 우리는 서로 다른 3 - D 기술 플랫폼들이 다른 응용 프로그램 요구 사항을 제공하고 공급망에서 다른 플레이어에 해당하는 것입니다로 개발해야 믿는 :

- - 3 - D WLP의 봉지 플랫폼은 웨이퍼의 뒷면을 통해 통해 함께 이미 CMOS 이미지 센서 생산에 오늘있다. 그것은뿐만 아니라 전력 증폭기 모듈에 확장됩니다. 이러한 응용 프로그램의 대부분이 getters와보다 전문적인 결합 기술의 사용을 통해 전체 밀폐된 캐비티 필요하므로 MEMS 패키지는 더 복잡하고 있습니다.

- - 3 - D TSV 스택 플랫폼은 주로 3D - SOCs 나중에 스택의 기억과 논리를 개발하고있다. 를 통해 - 마지막으로 시장의 큰 부분을 고려한다면, 우리는를 통해 최초 구성과 500-2000 1 - 5um 직경 접근 작은 비아 크기 향한 명확한 경향은 일반적으로 칩 당 인터커넥트를 참조하십시오.

- - 3 - D 인터 포저 모듈 플랫폼은 진정한 WLP 방식 (실리콘 인터 포저는 유기 기판의 직접적인 대체 여기 행위)에 함께 ASIC & MEMS 칩을 결합하기 위해 여러 MEMS 응용 프로그램에 대한 아주 작은 생산에 이미 있습니다. 이 기술 플랫폼은 많은 SIP 응용 프로그램 공간으로 급속하게 확장 가능성이 높습니다. 대부분의 경우 실리콘 인터 포저는 3D 3D 통합 시스템 '동반자 칩 "모듈로 사용됩니다. 이러한 3 차원 실리콘 interposers의 장점은 실리콘 패키지 / 기판 / 보드 무제한 인터커넥트 피치로 확장할 수있는 가능성의 뛰어난 내장 열 속성 (CTE)이라고 명했다 있습니다. 또한, 그들은 가능​​성이 충치를 형성하거나 심지어는 비용 효율적인 열 관리 모듈을위한 마이크로 냉각 채널을 구축하기 위해 수동 장치를 통합하는 기능이있는 시간 사이에 더 "엔지니어링"으로 활용. 더 일반적으로, 3 차원 실리콘 interposers는 저렴한 비용으로해야하며 기밀 가치 사슬이 보장 될 수있다면 처리하거나 IDM 's 하청 업체에서 제조한 수 있습니다. 우리는 어린아이 보여

Last Update: 3. October 2011 09:16

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit