3D-TSV Rån står för mer än 6% av totalt Semiconductor Industry år 2015

Published on July 30, 2008 at 10:57 AM

Forskning och Markets har meddelat tillägget av "3-D TSV Interconnects - utrustning + material 2008 Report" rapportera till sitt erbjudande.

The Next Revolution för Semiconductor Packaging & kretskort Industries

Den Semiconductor tillverkningsindustrin är idag inför mer än någonsin utmaningen att utforska den så kallade "mer-än-Moore" 3-D integration väg för att uppnå en fortsatt aggressiv skalning av den historiska Moores lag. Hela Halvledarindustrin leveranskedjan är berörda: från IDMS till fabless och CMOS gjuterier, från OSATs till substrat och Circuit spelare församlingen också. Vi tror att 3D integration med TSVs kan accelerera ännu mer aktuell konsolidering som sker i CMOS-wafer fabriker och övergången mot en fabless gjuteri modell. Eftersom hela branschen leveranskedjan är berörda, alla spelare är för närvarande placering på teknik och utvärdera om vilka 3-D-teknikplattformar måste investeras och utvecklas för sin egen verksamhet.

Tiderna är ljusa för paketerare från hela världen. En helt ny infrastruktur behöver utvecklas i "Mid-end" av halvledarindustrin leveranskedjan. Ny teknik, utrustning och avancerade material som kommer både från front-end och back-end-världar är under utveckling och kommer att ge upphov till en ny väckelse av halvledare förpackningar och kretsen branscher montering. Vår senaste marknadens prognoser visar att 3D-TSV wafers kommer att levereras i miljoner och har potential att påverka så mycket som 25% av minnet verksamheten 2015. Om vi ​​utesluter minnen, vår analys visar att 3D-TSV rån skulle kunna stå för mer än 6% av den totala halvledarindustrin 2015.

Den nya studien syftar till att ge en bättre förståelse om rätt tidslinjen för ett framgångsrikt införande av Via Silicon Via (3-D TSV samtrafik)-teknik över hela det breda spektrum av sin körning slutet av applikationer. De båda rapporterna kvantifiera ytterligare den potentiella effekten av 3-D tekniker på halvledartillverkning marknaden (vid enheten / / Material nivåer) och utvärdera hur branschen försörjningskedjan kommer sannolikt att utvecklas i 2009-2015 tidsramar.

Exempel på stora fynd från denna nya marknad forskningsstudien är:

- Skäl för att gå till 3-D är ganska tydliga och har inte förändrats mycket sedan den teknik har framgångsrikt introducerats i produktion för MEMS och CMOS-bildsensorer redan: det handlar om att uppnå mindre formfaktor med ökad paket densiteter, för att möta bandbredd, RF, strömförbrukning prestandaförbättringar och att hålla med ytterligare kostnadsminskningar. Kostnaden är definitivt inställd på att vara den starkaste motivation att utveckla 3D-teknik i det långa loppet. Dessutom ser vi flera spelare som drivs av tillförlitlighet drivkrafter: högre tillförlitlighet system kan tillverkas genom den vertikala integrationen av flera lager med hjälp av 3-D-TSVs i stället för tråd-obligationer eller flip-chip anslutningar, med hjälp av 3D staplade optik rånet nivå istället för plast formsprutade lins moduler. Från många synvinklar, visas 3-D att vara en stark möjliggör drivrutin för det framgångsrika införandet av allt mer integrerade nya system i hårda och rymd miljöer begränsning ansökan såsom i Automotive, Bio, Telecom och konsumentmarknaden bland annat.

- Färdplan per ansökan: WL-CSP-CMOS-bildsensorer är på väg att lämna sina traditionella kanten sammanbinder konfiguration för att gå till "riktiga" 3D-TSV arkitekturer så fort i år. Vias kommer att bli helt eller delvis fyllda, beroende på genom att fylla tillvägagångssätt utvecklas (koppar för partiell fyllning, poly-silicon eller Tungsten för helt fylld Vias). Dessutom ser vi tydligt att antalet I / O expanderar till flera hundra anslutningar per chip med en tendens att stapla DSP-kretsar under bildsensorn chipet själv. MEMS kommer också att ta nytta av 3-D för att kombinera MEMS med sitt ASIC, medan trådlösa Sips kommer att kombinera heterogena skikt alla tillsammans (byggt på olika litografi noder, olika material substrat som Si, GaAs, SiGe ...). Marknaden för 3-D staplade minnen är överhängande: det är främst drivet av RAM-baserade minnen first tiden mer och mer Flash-minne är inställt på att kombinera i framtiden inom MCP, Pop / SIP-paket, mobiltelefon kort-kortplatser och SSD . Frågan är nu mer om vem som kommer att lyckas att utveckla först billigaste processen och kommer att ta risken att de stora initiala krävs investeringar i infrastruktur. Att gå vidare, Logic bygger 3D-SOCs är att ställa till start i 2-3 år tidsramen för olika tillämpningar. I själva verket kommer detta "sanna" typ av 3D-IC integrationen skall uppnås genom successiv segregation av flera lager: 3D Fördelning av inbyggda minnen, kommer RF, analoga och I / O lager från logiken basen chip uppnås på det mest kostnadseffektiva sätt genom att minska den totala områden chip storlek. Vi är idag övertygade om att 3D-ICS snart kommer att visa mer kostnadseffektivt jämfört med traditionella SOC metoder som gör det möjligt att dela på ett kostnadseffektivt sätt de olika funktionerna i dag allt integrerat i stort område SOC dör. Utöver kostnaden kommer dessa 3-D marker dessutom drar nytta av prestandaförbättringar som kopplar samman längden kommer att förkortas och repeaters kommer att tas bort. Detta gör det möjligt CMOS-industrin att "virtuellt" går längre än till 32nm nod i form av chip storlek, kostnad och prestanda.

- Vi tror att olika 3-D teknikplattformar behöver utvecklas, eftersom de kommer att tjäna olika behov, och kommer att motsvara olika aktörer i distributionskedjan:

- - 3-D WLP Inkapsling plattformen är redan idag i produktion i CMOS-bildsensorer med via via baksidan av skivan. Det kommer att expandera till moduler Power förstärkare också. MEMS-paketet är mer komplicerade eftersom de flesta av dessa program kommer att behöva ett fullt hermetisk hålrum med hjälp av get-och mer specialiserade tekniker bindning.

- - Är 3-D TSV Stack-plattform som i första hand utvecklats för staplade minnen och logik 3D-SOCs senare. Om via-sista kommer att stå för en stor del av marknaden ser vi en tydlig trend mot via-första konfigurationer och mindre vior storlek som närmar sig 1-5um diametrar med 500-2000 anslutningar per chip typiskt.

- - 3-D inbladning Module-plattformen är redan i mycket små produktion för ett flertal MEMS applikationer för att kombinera ASIC och MEMS-chip tillsammans i en sann WLP strategi (Den kisel inbladning fungerar här i direkt ersättning av de organiska substrat). Denna teknikplattform kommer sannolikt att växa snabbt i många SIP ansökan utrymmen. I de flesta fall är kisel 3D inbladning användas som en "följeslagare chip"-modul för 3D integrerat system. Fördelar med en sådan 3-D kisel interposers inkludera enastående inneboende termiska egenskaper (CTE) av kisel paketet / substrat / styrelse och möjligheten att skala till obegränsat samman platser. Dessutom utnyttja de möjligheter att bli mer och mer "konstruerade" bland tid med möjlighet att integrera passiva enheter, för att bilda hålrum eller till och med att bygga micro-kylkanaler för kostnadseffektiv termisk hantering moduler. Mer allmänt måste 3-D kisel interposers vara låg kostnad och kan hanteras eller tillverkas av IDM underleverantörer om sekretessen värdekedjan kan säkerställas. Vi ser tot

Last Update: 7. October 2011 18:17

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit