Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions

3D - TSV晶圆半导体产业总额超过6%,到2015年的帐户

Published on July 30, 2008 at 10:57 AM

研究和市场公司宣布除了报告“的3 - D TSV的互连-设备+材料2008年度报告”,他们的产品。

为半导体封装及电路组装行业的下一次革命

半导体制造业是当今面临比以往任何时候都面临的挑战,探讨所谓的“更比 - 摩尔”的3 - D集成路线,为了追求历史的摩尔定律的持续进取缩放。正在关注整个半导体产业供应链:从IDM公司无晶圆厂和CMOS代工,从OSATs基板和电路大会播放器以及。我们相信与TSV的3D集成,可以加速整合在CMOS晶圆厂发生更大的电流和走向无晶圆厂代工模式的转变。由于整个产业供应链而言,所有的球员都在时刻的技术和评估有关的3 - D技术平台需要投入,并为自己的企业发展定位。

时报“是来自世界各地的包装的光明。一个全新的基础设施,需要在“中端”的半导体产业供应链发展。新的技术,设备和先进材料的前端和后端世界正在开发和将上升到一个新的半导体封装和电路组装行业复苏。我们的最新市场预测表明,3D - TSV晶圆将在百万运,并有可能影响到2015年高达25%的存储器业务。如果我们排除的回忆,我们的分析显示,考虑到2015年,3D - TSV晶圆可能超过6%的半导体产业。

这项新研究的目的是通过跨其驾驶终端应用范围广泛的技术(3 - D TSV互连)给一个更好地了解通过硅的成功采用正确的时间轴。这两个报告进一步量化半导体制造市场上的3 - D技术的潜在影响(设备/设备/材料水平),并评估产业供应链是如何可能演变在2009-2015年时间框架。

从这个新的市场研究的重大发现的例子是:

- 去的3 - D的动机是非常明确的,没有改变,因为该技术已成功地引入到微机电系统(MEMS)和CMOS图像传感器的生产已经多:它是所有关于实现更小的外形尺寸与封装密度增加,以满足带宽,射频,功耗的性能改进和进一步降低成本与保持。成本是明确的长远发展3D技术是最强的动机。此外,我们也看到几名球员的可靠性动机驱动:更高的可靠性系统可以通过几层使用的3 - D TSV的,而不是线债券或倒装芯片互连,使用3D堆叠晶圆级光学元件,而不是垂直整合制造塑料注塑成型的镜头模块。从许多点意见,3​​ - D似乎是​​苛刻和空间的限制,如在汽车,生物,电信和消费市场等等应用环境更加综合性的新系统的成功引进使强大的驱动程序。

- 每个应用程序的路线图:WL - CSP封装,CMOS图像传感器上的点离开其传统优势,要尽快今年“真正的”3D - TSV架构互连配置。过孔将部分或完全填满,这取决于通过正在开发的灌装方法(铜部分填充,多晶硅或钨完全填充的通孔)。此外,我们清楚地看到的I / O的扩展互连的趋势下堆栈的图像传感器芯片本身的DSP芯片每块芯片的数百。微机电系统也将采取的3 - D的好处,以结合其ASIC的MEMS,而将结合无线SiP的异构层(建在不同的光刻节点,不同材质的基板,如硅,砷化镓,SiGe半导体...).的3 - D堆叠记忆体市场是迫在眉睫,它主要是由基于RAM的记忆越来越多的快闪记忆体首次同时设置内MCP,POP / SIP在未来相结合的包,手机卡插槽和SSD驱动。现在的问题是有关谁将接替先发展成本最低的进程,并采取了最初的基础设施所需的投资巨大的风险。更进一步,逻辑为基础的3D - SOC的设置起飞,在2-3年时间针对不同的应用框架。事实上,这个“真”3D - IC集成将通过几层逐步分离实现的:嵌入式记忆体的3D分割,RF,模拟和从逻辑基础芯片的I / O层将实现最具成本效益的通过降低整体的芯片尺寸领域的方式。今天,我们相信,3D - IC产品将很快显示更具成本效益比传统的SoC方法,因为它将使在今天不同的功能集成到大面积的SoC成本效益的方式进行分区死亡。这些3 - D芯片,除了成本,同时还将受益于互连长度的性能改进将被缩短和中继器将被删除。这将允许CMOS行业“几乎是”超越,在芯片尺寸,成本和性能方面的32nm节点。

- 我们相信,不同的3 - D技术平台需要发展,因为它们将服务于不同的应用需求,将对应不同的球员在供应链:

- - 3 - D WLP封装平台今天已经在CMOS图像传感器的生产与威盛通过晶圆的背面。这将扩大以及功率放大器模块。 MEMS封装更复杂,因为大部分这些应用程序将需要通过getter和更专业的粘合技术的使用全封闭的腔。

- - 3 - D TSV堆叠平台主要是开发三维堆叠的记忆和逻辑的SOC稍后。如果通过最后会占很大一部分的市场,我们看到一个明显的趋势,每对通过首次配置和较小的通孔的大小接近1 - 5um的直径500-2000通常芯片互连。

- - 3 - D内插模块平台已经是非常小的一些MEMS应用的生产以结合在一个真正的WLP的方法(在硅内插行为直接更换的有机基质)的专用集成电路与MEMS芯片。该技术平台是可能迅速扩大到许多SIP应用空间。在大多数情况下,硅三维内插是用来作为“伴随芯片”的3D集成系统模块。上述的3 - D硅内插板的优点,包括优秀的内在的芯片封装/基板/板和潜力扩展到无限的互连节距的热性能系数(CTE)。此外,他们利用的可能性越来越多的“设计”之间的时间与集成无源器件的能力,形成蛀牙,甚至建立成本高效的热管理模块的微型冷却通道。更普遍的3 - D硅内插板必须成本低,可处理或IDM的分包商生产的,如果可以确保保密价值链。我们看到TOT

Last Update: 7. October 2011 08:09

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit