Applied Materials Leads stor indsats for at gøre det muligt udbredt anvendelse af Gennem-Silicon Vias

Published on December 1, 2008 at 6:19 PM

Applied Materials, Inc. annoncerede i dag, at det er i spidsen for en stor indsats for at gøre det muligt for en udbredt anvendelse af gennem-silicium Vias (TSVs), en hurtigt spirende strategi for vertikalt stabling integrerede kredsløb (ICs) at øge chip ydeevne og funktionalitet i en mindre område. TSVs vil være afgørende for at opfylde forbrugernes krav om hurtigere, mindre elektronik, der gør det muligt applikationer såsom DDR4 DRAM minder og fremtidige kommunikation og mobilt internet chips. Da den største forhindring for at gennemføre TSVs er omkostningseffektiv, anvendes arbejder internt og med andre leverandører af udstyr at udvikle en integreret, high-performance on-wafer proces flow for at sænke omkostningerne, reducere risikoen for og accelerere time to market for kunderne.

Tre-dimensionel (3-D) IC integration er en ny måde for chip-designere til at levere højere tæthed, lavere strømforbrug enheder i et mindre footprint-uden nødvendigvis at skalere teknologien node. Ved at ændre konventionel wafer forarbejdning og emballering skridt, flere lag af lignende eller varierende 2-D-enheder er stablet og sammenkoblede ved hjælp af TSVs, så de fungerer som en samlet enhed, så man undgår de omkostninger, plads og præstationer spørgsmål i forbindelse med at kombinere flere funktioner på én chip .

Der er flere tilgange til TSV implementering, og Applied har produktionen gennemprøvede 300mm systemer og processer, der kræves for de fleste TSV faser i fremstillingsprocessen, herunder maske, etch, film deposition og CMP * teknologier. For eksempel ® Silvia ™ etch systemet samtidig annoncerede Applied Centura blev designet specifikt til at give høj ydeevne, lave omkostninger TSV applikationer. For at fremskynde mainstream vedtagelse, er anvendt samarbejde med andre leverandører af udstyr, såsom Semitool, Inc. og wafer bonders, til fuldt ud at karakterisere inter-proces afhængigheder og samtidig sænke de samlede omkostninger.

Værdien af ​​TSV-aktiverede produkter forventes at stige betydeligt på grundlag af deres forbedrede præstation, der igen vil udligne de øgede omkostninger til produktion. EMC-3D konsortium af leverandører af udstyr anslår omkostningerne mål at være $ 190 per wafer, Anvendt mål er at reducere disse omkostninger til mindre end $ 150 per wafer.

"TSV teknologi vil revolutionere chip-design og har et stort potentiale for at udvide til mere sofistikerede integrerede hukommelse / logik applikationer. Vores samarbejde med andre leverandører af udstyr er en innovativ måde at drive forretning, der er til gavn for branchen og kan løse vores kunders problemer," sagde Hans Stork, Group Vice President og CTO for Anvendt Silicon Systems Group. "Evnen til at validere hele processen flyder i vores Maydan Technology Center giver os et unikt indblik i, hvordan vi kan sænke omkostningerne og reducere kundernes risiko i forbindelse med vedtagelsen TSV processer. Ved at give den teknologi og de vigtigste leverandør relationer, kan vi hjælpe fremskynde vedtagelsen af TSVs for mainstream produktion. "

Last Update: 8. October 2011 06:25

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit