Newsletters
Posted in | Nanoelectronics

遭遇的集成的 DFM 功能提供 STARCAD-CEL V3.0 Ref 流的完全端到端流

Cadence Design Systems, Inc. (那斯達克: CDNS),在全球設計創新的領導先鋒,今天宣佈日本半導體研究財團 STARC (半導體技術學術研究中心),集成 Cadence® Encounter® 數字式實施系統,與其集成 DFM 技術,因為其 DFM 流瞄準 45 個毫微米設計以下。 全面 DFM 套件集成節奏 Litho 實際分析程序 (LPA),節奏 Litho 電子分析程序 (LEA)和節奏 CMP 預報因子設計員的駕駛艙。 使用被啟用的節奏 STARCAD-CEL V3.0 Ref 流,對進程準確製造信息的設計員收益就緒存取及早在物理設計流,工程師能利用在數字式實施的無縫集成識別,分析并且更正產量限制他們的先進節點設計的熱點。 另外,與 Litho 電子分析程序,設計員能分析對晶體管性能的 litho 影響和做必要的折衷設計方案符合他們的設計準則。

「新的 STARCAD-CEL V3.0 參考流表達 65nm 的重要設計為製造關心, 45 毫微米和先進加工技術」, Nobuyuki Nishiguchi、副總統和總經理,在 STARC 的發展部門 1 說。 「節奏遭遇數字式與 Litho 實際分析程序的實施系統提供了非常限制在我們的測試設計的這個災難或產量的準確 litho 熱點檢測和更正和百分之一百更正缺陷,雖然同樣提供更加快速的週轉時間」。

節奏 Litho 實際分析程序利用多 CPU 並行處理功能力量,以及業主,提供線性性能可縮放性和更加快速的週轉時間的基本原理的算法如報告由 STARC。 以及多個科技進步與節奏 Virtuoso® 自定義集成電路和遭遇數字式實施平臺的處理塑造和綜合化,節奏為細胞/塊提供一個完全 「正確由設計」數字式實施解決方法給全籌碼。

「半導體行業和生態系認可節奏 DFM 技術,因為重要對先進的設計方法論今天」,資深副總裁說博士池氏砰花語,數字式實施研究與開發的在節奏的。 當太晚時, 「它是在識別潛在的 DFM 問題在設計階段期間和修理他們之間的區別正確那裡在系統,與發現限制缺陷的產量在製造過程期間。 我們自豪地嚴密地與 STARC 一起使用證明我們的 DFM 技術和數字式實施解決方法的好處他們的 45 毫微米參考設計流的」。

在設計階段期間,全世界半導體公司現在需要 DFM 分析,并且名列前茅 20 家半導體公司的大部分現在採用節奏的 DFM 解決方法實現他們的準確性、性能和產量目標。

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit