Freescale Semiconductor éxito grabado a cabo de 45 nanómetros de diseño de redes

Published on July 28, 2009 at 9:00 AM

Cadence Design Systems, Inc. (NASDAQ: CDN) , el líder mundial en innovación de diseño electrónico, ha anunciado hoy que Freescale Semiconductor ha grabado con éxito a un diseño de red de 45 nanómetros con la cadencia "correcto por diseño" de prevención, análisis, implementación y visto bueno para la solución más rápida, más predecible el tiempo de volumen de producción. El flujo incorpora líderes de la industria basado en el modelo de diseño para manufactura (DFM) la prevención, el análisis y visto bueno, incluyendo la cadencia Analizador Litho física, cadencia Predictor CMP, cadencia Analizador Litho eléctrica, extracción QRC cadencia, y el modelo basado en la optimización de rutas con los Cadence ® Encuentro ® Ejecución Digital (EDI). Esta metodología transparente demostrado una significativa respuesta más rápida en comparación con las soluciones tradicionales de DFM y se utilizó para grabar el diseño a Chartered Semiconductor Manufacturing.

"Para grandes volúmenes de diseños utilizando los nodos de proceso avanzado, creemos que es un factor clave y diferenciador para que el silicio con precisión de análisis e implementación de medidas de rendimiento crítico, como la litografía y el CMP," dijo Kyle Patterson, gerente de Tecnologías de la DFM de Freescale semiconductores. "Al incorporar técnicas de DFM cadencia avanzadas, tanto físicas y eléctricas, en la ejecución, que son capaces de predecir con precisión los problemas de fabricación y evitar que se produzcan, y con una metodología que toma una fracción del tiempo comparado con los métodos tradicionales de DFM. Fundamentalmente, este nos permite acelerar el tiempo de lanzamiento al mercado y los requisitos de tiempo-a-volumen. "

A través de colaboraciones con empresas de semiconductores como Freescale, la cadencia se ha desarrollado una de las más completas de la industria de la prevención de DFM, metodologías de análisis y visto bueno, lo que permite optimizaciones de lado el diseño que reducen el riesgo de fabricación. Aprovechar las soluciones cadencia multi-core de procesamiento distribuido para hacer frente a la perfección creciente ciclo de diseño y base de datos aumenta de tamaño a 45 - y 32 nanómetros de nodos de proceso y han demostrado ofrecer una escalabilidad casi lineal. Además, el Analizador de cadencia Litho eléctrica es la industria de la primera eléctrica DFM (eDFM) solución en el uso de la producción en las principales empresas de semiconductores de 90 nanómetros hasta 40 nanómetros, y actualmente es facilitar la 32 - y 28 nanómetros de la variabilidad del desarrollo con conciencia de la biblioteca.

"Nuestra visión colectiva es para modelar con precisión los efectos de fabricación y la dirección de ellos durante la fase de diseño," dijo el Dr. Kuang-Kuo "KK" Lin, director de Servicios Públicos en el DFM. "Al trabajar con la cadencia para el desarrollo de silicio con precisión de los modelos de DFM para el análisis y la implementación digital, hemos producido un flujo de DFM con distintos beneficios para Freescale, que se traduce en tiempos de ciclo más rápidos."

"La complejidad del diseño y presupuestos rigurosos de fabricación a 45 - y 32 nanómetros, requieren principios de colaboración tripartita entre el cliente, la fundición y EDA, comenzando en el nivel de la biblioteca", dijo Dave Desharnais, director del grupo de soluciones para la implementación digital en cadencia. "Estamos muy contentos de que nuestra probada tecnología de silicio ha permitido el éxito de Freescale diseño y esperamos poder asegurar su éxito continuo de cierre de diseño. Cadencia continuará invirtiendo para ser un proveedor líder de todo el flujo de ejecución de fabricación con conciencia".

Last Update: 4. October 2011 10:21

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit