Posted in | Nanoelectronics

ST および顧問の図形は 32 nm で SoC のデザイン・ツールを発達させるために手を結合します

Published on March 17, 2010 at 6:40 AM

Mentor Graphics Corp. (NASDAQ: MENT)、電子設計自動化のリーダー、および STMicroelectronics (NYSE: STM は)、世界の一流の半導体の製造者の 1 人、今日 32 nm 技術ノードでそして 20 nm ノードに高度デザイン解決を開発するために広いscoped 共同を発表しました。

DeCADE 指名される 3 年の接合箇所開発のプロジェクトはデジタルの SoC (チップのシステム) の開発のための高度デザイン解決でそしてアナログデザイン、高度の製造業のためのシステムレベルのアプローチを含んで、設計方法論、場所およびルートの作戦、光学訂正、模倣、電気性格描写および寄生抽出構築するように努めます。 ST は ST に顧客集中された半導体のチップおよびプラットホームを提供する機能のさい先のよいスタートを与えるこれらの新しい SoC のデザイン・ツールの開発にかなり貢献します。

ディケイドはコア CMOS 技術に、またコア CMOS プロセスから開発される付加価値およびアプリケーション特有の派生的な技術にデザイン解決を提供します。 これらのプロジェクトはチップ機能およびパフォーマンスの、またシステム解決の費用の基本的な相違を作ることができます; ディケイドのプロジェクトによって考慮される付加価値派生的な技術の間で RF (無線周波) および無線技術、また技術をスタックする 3D 包装およびチップ含んで下さい。 次世代のツールは維持の製品および技術のリーダーシップに貢献することをこれらの技術の認識された開拓者、 ST の参加がデザイン解決の基礎の強さを保証し、保障するので。

「この共同開発の努力ツールを 32 nm で最新式システムチップを開発するために ST に (SoCs)与えま以下に ST の顧客のために、強いケイ素プロセスを充分に利用します、模倣する装置および Crolles のサイトのデザインノウーハウ」は Philippe Magarshack、中央 CAD の STMicroelectronics の総務部長及びデザイン解決を言いました。 「それ以上のこの ST 顧問の図形相互協力既に低電力 SoCs および付加価値アプリケーション特有の技術を集めたりそして Nano2012 プログラムの枠内で開発されるプロジェクトのすばらしい例」。は開発し、可能にし、パートナーをである Crolles 協力的な R & D クラスタを補強します、

「半導体ベースの解決の一流の提供者、 ST として市場が次のディケイドにわたって必要とする設計方法論を開発するため探索し」、優秀なパートナーグレゴリー K. Hinckley を言いました、顧問の図形の大統領はあります。 「私達は私達の長期顧客 ST. との顧問の図形努力のそれ以上の拡張としてこの共同に順方向に見ます」

ソース: http://www.mentor.com/

Last Update: 13. January 2012 00:54

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit