Posted in | Nanoelectronics

Cadence lanserer 32 nye 28-nanometer Silicon Realisering Referanse Flow

Published on January 18, 2011 at 2:57 AM

Cadence Design Systems, Inc. (NASDAQ: CDNS), en ledende global elektronisk design innovasjon, introduserte i dag en kvalifisert 32/28-nanometer referanse flyt targeting Common Platform ™ teknologi.

Cadence ® samarbeidet tett med medlemmer av Common Platform alliansen - IBM, GLOBALFOUNDRIES, og Samsung Electronics - å utvikle en helhetlig flyte fra RTL syntese til GDSII signoff for den avanserte node, laveffekts high-k metal gate (HKMG) prosess teknologi.

Denne nye Silicon Realisering referanse flyt for den felles plattform alliansen er bygget rundt Cadence ende-til-ende Encounter ® flow, inkludert Encounter RTL Compiler, Encounter Test, Encounter konforme, det Encounter Digital Implementation System, Litho Fysisk Analyzer, QRC Extractor, Encounter Timing System, og Encounter Power System. Det ble validert ved hjelp av 32/28-nanometer ARM ® lavt strømforbruk fysiske bibliotek, og sysselsetter Common Strøm Format (CPF)-aktivert Cadence Low-Power Solution for å opprettholde makten forsett i hele designprosessen.

"Vi jobbet tett med Cadence å forfølge en optimal utforming flyt som gjør at våre felles kunder til å skape differensierte produkter i 32/28-nanometer teknologi," sier Gary Patton, vice president, IBM Semiconductor Research and Development Center, på vegne av felles plattform allianse. "Cadence Silicon Realisering tilbud av en fullt optimalisert end-to-end design flow rettet mot Common Platform 32/28-nanometer high-k metal gate-teknologien markerer vår felles forpliktelse til kundenes suksess."

Flyten omfatter nøkkelen støperi-validert teknologier, inkludert fysisk klar syntese, storskala rask utforming leting og fysisk prototyping, avanserte timing og signal integritet samtidig optimalisering med multi-modus og multi-hjørnet analyse og optimalisering, kontekst-aware plassering, avansert OCV -aware klokke tree syntese, lito-aware ruting, og i-design signoff analyse for timing og kraft. I tillegg er sammenfallende design for produksjon (i-design DFM)-teknologi aktivert on demand å sikre produserbarhet ved 32 og 28 nanometer. Den Cadence Silicon Realisering referanse flyt er fullt optimalisert til å levere betydelig strømsparing med ytterste kvalitet på alle punkter, og gir tid til markedet fordeler for innovative elektronisk design rettet mot Common Platform alliansens 32 / 28-nanometer prosess.

Den nylig annonserte Silicon Realisering flyt er det nyeste Cadence tilbyr støtte EDA360 visjon, som blant annet krever bransjeomfattende samarbeid for å møte utfordringene i dagens komplekse design.

"Vårt nære samarbeid med Common Platform partnerne bringer sammen silisium velprøvde verktøy, ende-til-ende flyter og metoder som et hjelpemiddel til avanserte designere ønsker å oppnå bedre forutsigbarhet i design konvergens, overlegen kvalitet av silisium og høyere utforming produktivitet," sier Chi-Ping Hsu, senior vice president, Forskning og Utvikling, Silicon Realisering Group på Cadence. "Det nære samarbeidet mellom Cadence og Common Platform allianse på avanserte node, gir laveffekts designe løsninger for Silicon Realisering designere en rask vei til silisium suksess."

Løsninger for 32/28-nanometer teknologi og andre avanserte innovasjoner vil bli presentert på Common Platform Technology Forum på 18 januar 2011 ved Santa Clara Convention Center.

Kilde: http://www.cadence.com/

Last Update: 3. October 2011 02:26

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit