台積電推出最新版本,其業界領先的設計方法

Published on July 22, 2009 at 4:50 AM

台灣半導體製造股份有限公司(代號:2330,NYSE:TSM)今天宣布推出參考設計流程10.0,其行業領先的設計方法的最新版本,以降低設計障礙,提高了設計空間,並增加產量。參考流程10.0協作的開放創新平台(TM)的關鍵組件之一。該公司的參考設計流程的新一代繼續駕駛的設計方法的進步的傳統,地址28nm工藝技術的新的設計挑戰,並提供創新,使的系統級封裝(SiP)設計。

28nm的設計支持

台積電的開放創新平台(OIP)鋪平了道路,為 EDA工具的方式,為 28nm的準備。伊辦可在研發的早期階段的設計和工藝技術合作,優化,並確保所需的EDA工具增強發生正確和及時。具體來說台積電參考流程10.0,超出了剛果(金),LVS和提取,嚴重依賴於 28nm工藝要求的物理驗證,並從事與 EDA合作夥伴早來限定自己的位置和台積電的28nm佈線工具。

系統級封裝(SIP)

片上系統(SOC)已在TSMC參考流程,從 2001年開始的前九個月的焦點。參考流程10.0介紹首次SiP的設計解決方案,包括SIP包設計,包提取,時序,信號完整性,IR壓降,DRC和LVS物理驗證和熱電氣分析。這些 SIP技術,使客戶探討其實施和一體化戰略,實現最終產品的設計,並加強在成本,性能方面的競爭優勢,並到市場。

擴展的EDA合作

新來的流量是Mentor Graphics公司的RTL到GDSII的芯片實施跟踪,支持客戶的EDA用法。參考流程10.0進一步使現有的生態系統合作夥伴托斯,ANOVA,阿帕奇,Azuro中,Cadence,CLK DA,極端 DA,岩漿,Nannor,和Synopsys帶來 EDA創新,客戶通過與台積電的合作。

在功耗,性能和DFM不同的功能

低功耗參考流程10.0的新功能包括支持脈衝鎖存器,一個新的低功耗省電的實施方案,層次低功耗自動化,多角落的電源 /定時聯合優化,多彎道低功耗時鐘樹綜合( CTS)矢量功率分析多,從而實現更有效的功率意識的實施和功率分析。為了推動更高的性能,先進的舞台基礎上,片上變異(OCV)的優化和分析是第一次,使客戶能夠在時機更加逼真看看去除冗餘的設計餘量目的。介紹一個新的電氣 DFM特性,為客戶考慮的時間影響的“矽應力效應”,從而有助於增加產量。

Last Update: 7. October 2011 11:45

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit