Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD

ARM ja Cadence Collaborate jotta uusien Fysikaalisten IP IBM 45nm SOI Process

Published on July 27, 2009 at 8:43 AM

Cadence Design Systems, Inc. (NASDAQ: CDNS) , johtava maailmanlaajuinen elektroniikan suunnittelu innovaatioita, ilmoitti tänään, että heillä on validoitu uuden sukupolven ASIC kirjastojen ARM käyttäen Cadence ® Encounter ® Digital täytäntöönpanojärjestelmän kohdentamalla IBM: n 45 nanometrin pii- on-eriste (SOI) valmistusprosessin. Kehitys on uusi virstanpylväs monivuotinen yhteistyö mahdollistaa tehokkaan hyödyntämisen IBM: n vähän virtaa, korkean suorituskyvyn SOI teknologiaa seuraavan sukupolven malleja.

"Yhteistyömme Cadence on varhainen validointia niiden työkalujen takaa design valmius asiakkaille IBM: n 45nm SOI-tekniikalla. Yhteenlaskettuna ARM, Cadence ja IBM tarjoaa luotettavan Suunnittelukehys missä nopeus, toimivuus ja alhainen virrankulutus tarvitaan", sanoi Tom Lantzsch, Vice President, fyysinen IP jako, ARM. "Nämä uudet pii-validoitu 45nm SOI kirjastojen avulla voidaan luoda energiatehokas SOCs, ja vähentää kehitysaikaa ja kustannuksia."

ARM 45nm SOI kirjastot kehitettiin käyttäen Cadence Virtuoso ® mukautetun Suunnittelukehys 6,1 ja validoitu useita malleja Cadence Encounter Digital täytäntöönpanojärjestelmän, täydellinen RTL-to-GDSII suunnitteluympäristö että ominaisuudet Si2 Tavallisimmat sähkö Format (CPF) matala Power Design, natiivi signoff-in-the-loop yhteen louhinta, ajoitus, voima, ja signaalin eheyden sekä täysin integroidun Cadence Design-for-valmistus (DFM) teknologia. Koko Cadence end-to-end suunnittelun, toteutuksen ja todentaminen ratkaisu on osoittautunut täysin tukea SOI valmistusprosessia.

"Välistä yhteistyötä Cadence, ARM ja IBM on elintärkeä suunnittelijoille suunnattu meidän SOI teknologialla", sanoo Richard Busch, johtaja, IBM ASIC Products. "On tärkeää, että nämä kirjastot ovat suunniteltu, tarkastetaan ja toteutetaan tiiviissä korrelaatio meidän SOI prosessi niin suunnittelijat voivat saavuttaa täyden hyödyn paremman suorituskyvyn ja pienemmän virrankulutuksen versus irtotavarana CMOS teknologiaa."

"Olemme innoissamme tärkeä rooli tässä yhteistyössä on tarjota kehittyneitä SOI-valmiita ratkaisuja suunnittelijoita aikana, jolloin mahdollisuutta tuloksen suorituskykyä ja tehovaatimukset ovat kasvava huolenaihe", sanoi tohtori Chi-Ping Hsu, varatoimitusjohtaja tutkimus-ja kehitystyön toteuttamiseksi ryhmä Cadence. "Kun alan johtava ajo Advanced pienitehoisia ratkaisuja yhteistyössä muiden johtajien SOI Consortium mahdollistaa nopean käyttöönoton kattavan korkean suorituskyvyn ja energiatehokkaita prosessiteknologioiden integroitu standardi suunnittelumenetelmiä."

Last Update: 4. October 2011 02:33

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit