Freescale Semiconductor succesvol Getapete Out 45-nanometer Networking Ontwerp

Published on July 28, 2009 at 9:00 AM

Cadence Design Systems, Inc (NASDAQ: CDN) , de leider in de wereldwijde elektronische design innovatie, heeft vandaag aangekondigd dat Freescale Semiconductor succes heeft geplakt uit een 45-nanometer netwerk ontwerp met behulp van de Cadence "correct-by-design" preventie, analyse, implementatie en signoff oplossing voor een snellere, meer voorspelbare time-to-volume productie. De stroom voorzien van de toonaangevende Model-Based Design-for-manufacturing (DFM) preventie, analyse en signoff, waaronder Cadans Litho Fysieke Analyzer, Cadence CMP Predictor, Cadence Litho Elektrische Analyzer, Cadence QRC Extraction en model-gebaseerde routing optimalisatie met de Cadence ® Encounter ® Digital Implementation (EDI) System. Deze naadloze methode een significant snellere doorlooptijd in vergelijking met traditionele DFM-oplossingen en werd gebruikt om tape uit het ontwerp aan Chartered Semiconductor Manufacturing.

"Voor grote volumes ontwerpen met behulp van geavanceerde proces knooppunten, geloven we dat het is een essentiële factor en differentiator aan silicium-nauwkeurige analyse en implementatie van yield-kritische stappen, zoals lithografie en CMP hebben", zei Kyle Patterson, manager van DFM Technologies op Freescale halfgeleider. "Door de integratie van Cadence geavanceerde DFM technieken, zowel fysiek als elektrisch, naar implementatie, zijn we in staat om nauwkeurig te voorspellen productieproblemen en hen te voorkomen, en met een methodiek die een fractie van de tijd neemt in vergelijking met traditionele methodes DFM. Principe, dit laat ons toe om sneller onze time-to-market en time-to-volume-eisen. "

Door middel van samenwerkingen met toonaangevende halfgeleider-bedrijven zoals Freescale, heeft Cadence ontwikkelde een van de meest complete van de industrie DFM preventie, analyse en signoff methodologieën, waardoor het ontwerp-side optimalisaties die de productie te verminderen. Cadence oplossingen leverage multi-core distributed processing om naadloos te pakken toenemende ontwerpcyclus en de omvang van de database toe bij 45 - en 32-nanometer proces knooppunten en hebben bewezen dat bijna-lineaire schaalbaarheid te leveren. Daarnaast, Cadence Litho Electrical Analyzer is de industrie de eerste elektrische DFM (eDFM) oplossing in productie te gebruiken bij toonaangevende halfgeleider-bedrijven van 90 nanometer tot 40 nanometer, en is momenteel faciliteren 32 - en 28-nanometer variabiliteit-aware bibliotheek ontwikkeling.

"Onze gezamenlijke visie is om nauwkeurig model productie-effecten en ze aan te pakken tijdens de ontwerpfase," zei Dr Kuang-Kuo "KK" Lin, senior manager van DFM Services bij Chartered. "Door te werken met Cadence om silicium-nauwkeurige DFM modellen te ontwikkelen voor analyse en digitale implementatie, hebben we een DFM stroom met duidelijke voordelen voor Freescale, wat resulteert in snellere cyclustijden."

"Het ontwerp complexiteit en strenge productie-budgetten op 45 - en 32-nanometer een vroegtijdige drie-weg samenwerking tussen de klant, de gieterij en de EDA, te beginnen bij de bibliotheek niveau", aldus Dave Desharnais, groep director van Digital Solutions bij de uitvoering Cadence. "We zijn blij dat onze silicium-bewezen technologie heeft Freescale het ontwerp van het succes staat en kijken er naar uit om hun voortdurende ontwerp sluiting successen. Cadence zal blijven investeren om een ​​toonaangevende leverancier van het gehele maakbaarheid-aware implementatie stroom zijn."

Last Update: 3. October 2011 21:16

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit