Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions
Posted in | Nanoelectronics

Procédé de HP de 28nm du Support de Technologies de SiWare de la Logique de Virage TSMC

Published on April 15, 2010 at 5:17 AM

Virage Logic Corporation (NASDAQ : VIRL), l'associé de confiance de l'IP de l'entreprise de semiconducteurs, étend sa position de leadership en annonçant une pleine suite de 28 compilateurs (nm) de mémoire de nanomètre et les bibliothèques de logique sur le Métal du Haut-k du TSMC Déclenchent (le procédé de HP 28nm).

Suivant sur la réussite précoce de leur design 40nm-node, deux des abonnées de longue date de la compagnie ont déjà adopté la Technologie de stockage de 28nm SiWare. La Logique de Virage a eu les embouts avant de compilateur de la mémoire 28nm disponibles depuis décembre 2009.

L'Idéal pour des abonnées dans les graphiques, mise en réseau, mémoire, téléphone portable, et d'autres applications de haute performance exigeant la haute densité et la faible puissance, technologie de SiWare 28nm de la Logique de Virage fournit un tableau de bord des options pour activer la taille du die réduite, la gestion de l'alimentation optimale, la haute performance et le test et les options de réglage. Cette capacité permet à des abonnées de différencier leurs produits en ce qui concerne la vitesse, la zone, l'alimentation électrique dynamique, l'alimentation générale, et le coût.

Fin 2009, la Logique de Virage a annoncé ses premiers tapeouts de puce du test 28nm. La méthodologie avancée de puce du test de la Logique de Virage comporte le test d'à-vitesse par l'utilisation de ses outils de Navigateur de Système Mémoire de STAR™ et de Silicium de STAR™ de mesurer la variabilité de stabilité de cellules de bit de SRAM, systématique et dynamique. Ceci est accompli avec les algorithmes intégrés de test qui sont réglés pour des procédés avancés pour une fiabilité de produit plus élevée et un temps-à-rendement accéléré. Ces améliorations de manufacturability permettent à des abonnées de réduire à un minimum leurs risques à 28nm et d'accélérer leur rampe au volume.

« Bâtiment sur la réussite prouvée de la compagnie de plus de 20 abonnées utilisant la technologie du 40nm de la Logique de Virage - qui comprend des compilateurs de mémoire, des bibliothèques de logique, le test inclus et des solutions d'optimisation de rendement, et l'IP de surface adjacente à grande vitesse - les premiers adopteurs de la technologie 28nm peuvent réduire leur risque de design, temps-à-marché, et le coût de développement, » a dit Brani Buric, vice président exécutif du mercatique et des ventes pour la Logique de Virage. « Avec de la mémoire de Logique de Virage et la logique déjà dans la production de masse sur 40nm au TSMC, abonnées peut compter sur notre expérience professionnelle prouvée pour leurs designs 28nm. »

« Nous sommes heureux de travailler avec la Logique de Virage pour supporter le procédé de TSMC 28nm, » a dit Shauh-Teh Juang, directeur supérieur du mercatique d'infrastructure de design pour le TSMC. « Avec l'IP du 40nm de la Logique de Virage maintenant dans la production de masse, nous attendons avec intérêt une autre collaboration réussie 28nm en servant nos abonnées mutuelles pour réaliser un rampe rapide à la production à fort débit. »

« La Logique de Virage et le partenariat de TSMC permet aux premiers adopteurs de l'industrie de se produire avec confiance aux noeuds de processus avancés, » Wawrzyniak, analyste senior Riche remarquable, Recherche de Semico. « Bâtiment sur l'élan intense que ce partenariat a déterminé sur le noeud 40nm, Je ne suis pas étonné que plusieurs abonnées ont déjà sélecté des souvenirs de SiWare de la Logique de Virage pour l'usage sur le procédé du 28nm du TSMC. »

Les Supports de stockage tous de SiWare de la Logique de Virage se spécialisent des techniques (SoC) de gestion de l'alimentation de système-sur-puce comprenant implants optionnels/sélectionables (DVFS) Dynamiques de Graduation de Fréquence de Tension, de transistor de seuil, et modes en attente multiples de gestion de l'alimentation qui peuvent sauvegarder l'alimentation 50-90% générale.

La Mémoire de SiWare fournit des architectures mémoire multiples pour des compromis optimaux de zone et de vitesse avec la caractérisation cas-basée intégrée et robotisée avancée pour l'exactitude. Elle offre également par multiple des modes de calage caractérisés pour supporter des fonctionnements de basse tension avec le rendement élevé, et autotest et réglage intrinsèques intégrés pour le test d'à-vitesse.

Les noeuds de processus Avancés tels que 40nm et 28nm exigent des méthodes avancées de caractérisation de simuler correctement les effets de la variation de processus. La Logique de Virage a développé AutoChar TM, un compilateur sophistiqué et précis et cite le système basé de caractérisation, pour réduire excessivement l'heure de développer et déployer des compilateurs de mémoire. Cette suite complète de caractérisation de logiciel est offerte pour procurer à des abonnées d'explorer un tableau immense de cotes de procédé, de tension et de température (PVT).

Les bibliothèques de Logique de SiWare comprennent les cellules normales rendement-optimisées pour une grande variété d'applications de design avec des variantes multiples de procédé de seuil. Des bibliothèques de Logique de SiWare sont offertes dans deux architectures indépendantes pour optimiser des circuits pour la Haute vitesse ou la Haute densité. Les Trousses d'Optimisation d'Alimentation Électrique de SiWare fournissent à des créateurs les capacités de gestion de l'alimentation les plus avancées.

Source : http://www.viragelogic.com/index_en.asp

Last Update: 13. January 2012 00:06

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit