Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
Posted in | Nanoelectronics

Trattamento del 28nm HP di TSMC di Sostegno di Tecnologie del SiWare della Logica di Virage

Published on April 15, 2010 at 5:17 AM

Virage Logic Corporation (NASDAQ: VIRL), il partner di fiducia del IP dell'industria a semiconduttore, estende la sua posizione di leadership annunciando una serie piena di 28 compilatori (nm) di memoria di nanometro e librerie di logica sul trattamento Alto--K del Portone del Metallo di TSMC (28nm HP).

Seguendo sul successo iniziale della loro progettazione 40nm-node, due dei clienti di lunga durata della società già hanno adottato la tecnologia di Memoria di 28nm SiWare. La Logica di Virage ha avuta dal dicembre 2009 parti frontali del compilatore di memoria 28nm disponibili.

L'Ideale per i clienti nei grafici, rete, archiviazione, telefono cellulare ed altre applicazioni di rendimento elevato che richiedono l'alta densità e potere basso, la tecnologia del SiWare 28nm della Logica di Virage fornisce un cruscotto delle opzioni per permettere all'estruso diminuito, risparmio energetico ottimale, rendimento elevato e prova ed opzioni della riparazione. Questa capacità permette ai clienti di differenziare i loro prodotti riguardo alla velocità, all'area, alla potenza dinamica, alla potenza standby ed al costo.

Alla fine del 2009, la Logica di Virage ha annunciato i sui primi tapeouts del chip della prova 28nm. La metodologia avanzata del chip della prova della Logica di Virage incorpora la prova della -velocità con l'uso dei sui strumenti del Browser del Sistema di Memoria di STAR™ e del Silicio di STAR™ misurare la variabilità sistematica e dinamica della stabilità delle cellule di bit di SRAM. Ciò è compiuta con gli algoritmi integrati della prova che sono adattati per i trattamenti avanzati per il più alta affidabilità di prodotto e il del tempo rendimento accelerato. Questi potenziamenti di manufacturability permettono ai clienti di minimizzare i loro rischi a 28nm e di accelerare la loro rampa a volume.

“Bene Immobile sul successo provato della società oltre di 20 clienti che usando tecnologia del 40nm della Logica di Virage - che comprende i compilatori di memoria, le librerie di logica, la prova inclusa e le soluzioni dell'ottimizzazione del rendimento ed il IP dell'interfaccia ad alta velocità - gli adottanti in anticipo della tecnologia 28nm possono diminuire il loro rischio di progettazione, time to market ed il costo di sviluppo,„ ha detto Brani Buric, vice presidente esecutivo dell'introduzione sul mercato e delle vendite per Logica di Virage. “Con la memoria di Logica di Virage e la logica già nella fabbricazione in serie su 40nm a TSMC, clienti può contare sul nostro registro provato per le loro progettazioni 28nm.„

“Siamo soddisfatti di lavorare con Logica di Virage nel supporto del trattamento di TSMC 28nm,„ ha detto Shauh-Teh Juang, Direttore senior dell'introduzione sul mercato dell'infrastruttura di progettazione per TSMC. “Con il IP del 40nm della Logica di Virage ora nella fabbricazione in serie, esaminiamo in avanti ad un'altra riuscita collaborazione 28nm nel servizio dei nostri clienti reciproci per raggiungere una rampa veloce a produzione in grande quantità.„

“La Logica di Virage e l'associazione di TSMC sta permettendo agli adottanti in anticipo dell'industria di continuare con fiducia ai vertici trattati avanzati,„ Wawrzyniak, l'analista senior Ricco celebre, la Ricerca di Semico. “Bene Immobile sul forte slancio che questa associazione ha stabilito sul vertice 40nm, non sono sorpreso che parecchi clienti già hanno selezionato le memorie del SiWare della Logica di Virage per uso sul trattamento del 28nm di TSMC.„

La Memoria del SiWare della Logica di Virage supporta tutte le tecniche di risparmio energetico (SoC) importanti del sistema-su-chip compreso innesti facoltativi/selezionabili (DVFS) Dinamici di Operazione Di Disgaggio di Frequenza di Tensione, del transistor della soglia ed i modi standby multipli del risparmio energetico che possono salvare la potenza standby 50-90%.

La Memoria di SiWare fornisce le architetture multiple di memoria per le alternanze ottimali della velocità e di area con alla la caratterizzazione basata a istanza integrata e automatizzata avanzata per accuratezza. Egualmente offre multiplo i modi cronometranti caratterizzati per supportare le operazioni di bassa tensione con alto rendimento ed autodiagnostica e la riparazione incorporate integrate per la prova della -velocità.

I vertici trattati Avanzati quali 40nm e 28nm richiedono i metodi avanzati di caratterizzazione di simulare correttamente gli effetti della variazione trattata. La Logica di Virage ha sviluppato AutoChar TM, un compilatore specializzato ed accurato e istanza basato il sistema di caratterizzazione, per diminuire drammaticamente il tempo di sviluppare e spiegare i compilatori di memoria. Questa serie completa di caratterizzazione del software è offerta per fornire ai clienti la capacità di esplorare una vasta schiera delle dimensioni di trattamento, di tensione e della temperatura (PVT).

Le librerie di Logica di SiWare comprendono le pile campione rendimento-ottimizzate per un'ampia varietà di applicazioni di progettazione con le varianti multiple di trattamento della soglia. Le librerie di Logica di SiWare sono offerte in due architetture separate per ottimizzare i circuiti per Ad Alta Velocità o Ad alta densità. I Kit dell'Ottimizzazione di Potenza di SiWare forniscono ai progettisti le capacità del risparmio energetico più avanzate.

Sorgente: http://www.viragelogic.com/index_en.asp

Last Update: 12. January 2012 23:30

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit