节奏生成新的万维网门户使 SOI 采用更加容易

Published on June 10, 2010 at 2:50 AM

Cadence Design Systems, Inc. (那斯达克: CDNS),在全球电子设计创新的领导先锋,今天介绍 Cadence® SOI 设计插孔,降低障碍对采用绝缘体上硅薄膜技术通过全面硅证明的 (SOI)设计启动解决方法和服务的一个新的万维网门户。 瞄准减少 SOI 采用启动费用,削减上市时间的 SOI 知识产权和改进设计 (IP)质量的 SOI 设计插孔。

节奏与 IBM,主导的 SOI 铸造厂和与胳膊一起使用提供方法、参考流、 IP 存取和服务 SOI 设计的。 这包括 45 毫微米 SOI SerDes 收货人的最近发运。 节奏最近也宣布了一个联合开发协议以 IBM 开发复杂 IP,包括 SOI 设计,作为节奏开放综合化平台一部分。 四十五毫微米 SOI 技术提供 30% 性能改善或 40% 功率减少,当与工业标准批量项目货签 CMOS 技术比较。

节奏开放综合化平台是 EDA360 远见的一个关键部件,通过提供新的功能,尤其,帮助积分器紧密获利能力空白为 IP 创建、选择和综合化。

“节奏和 IBM 合作为了几 SOI 进程生成能提供硅证明的方法到我们的相互客户”,标记爱尔兰、 IBM 副总统、半导体产品和服务,说。 “提供此证明的技术和节奏服务专门技术是一个非常好的方式帮助采用的 SOI 技术客户”。

通过 SOI 设计插孔,节奏现在提供三个新的解决方法: 一条 SOI IP 港口航线,节奏服务移居模式,数字式和混杂信号 IP 块对 SOI 加工技术,和提供将顺利地集成与目标设计环境的一个独立性的宏指令; 已建成投付使用的设计服务,其中客户能外购他们的设计的所有方面到 SOI 设计有经验的节奏小组; 并且提供与 (SaaS)提供存取对于在安全 IT 基础设施内的一个生产证明的节奏设计环境的一个完全自己动手 IP 端起的环境的软件服务。

“当 SOI 技术的采用继续增长有存取的设计启动工具的一个中心点是重要的,并且加速设计周期和行业采用的 IP”,实际 IP 部门说约翰 Heinlein,市场营销的副总裁,胳膊。 “节奏 SOI 设计插孔,加上胳膊实际和处理器 IP,为利用此先进技术提供高性能,低功率消费者设备提供工程师一个硅证明的途径,当减少设计风险和费用时”。

“我们努力地从事与 IBM,并且使 SOI 采用容易对我们的客户和使他们的胳膊受益于此先进技术”, Vishal Kapoor,产品管理的副总裁说在节奏的。 “新的 SOI 设计插孔将帮助认识到对利用他们需要保证成功此技术的功率和性能福利感兴趣的那些的设计用解决方法和服务”。

“此创新提供由节奏为公司提供新的选项的范围利用出力效率,并且 SOI 技术的综合化福利在他们的产品的”,执行董事说霍拉西奥门德斯, SOI 行业财团的。 “SOI 设计插孔是重大的添加对电子工业的 SOI 设计链子”。

来源: http://www.cadence.com/

Last Update: 12. January 2012 00:07

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit