Site Sponsors
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Strem Chemicals - Nanomaterials for R&D
Posted in | Nanoelectronics

Samsung Foundry Mengembangkan Pertama 32-nm SoC Desain dengan platform Galaxy Synopsys '

Published on June 11, 2010 at 2:00 AM

Synopsys, Inc (Nasdaq: SNP), pemimpin dunia dalam perangkat lunak dan IP untuk semikonduktor, verifikasi desain dan manufaktur, hari ini mengumumkan bahwa bisnis Foundry Samsung Electronics (Samsung Foundry) telah berhasil direkam keluar pertama 32-nanometer (nm) sistem -on-chip (SoC) desain menggunakan Galaxy Synopsys 'Implementasi Platform ™.

Samsung Foundry dipilih Pelaksanaan Galaxy Platform sebagai salah satu solusi pelaksanaannya untuk prosesor aplikasi mobile-nya karena integrasi platform yang memungkinkan mereka untuk memenuhi waktu dan meminimalkan konsumsi daya dan mengikuti desain dan kendala manufaktur ketat yang dikenakan oleh proses 32nm. Selain itu, manfaat produktivitas yang signifikan yang dicapai dengan menggunakan Di-Desain Verifikasi Fisik. Tinggal dalam lingkungan desain kohesif dari platform Galaxy menghemat waktu dan memungkinkan Samsung Foundry untuk tape keluar sesuai jadwal.

"Synopsys memungkinkan kita untuk berhasil tape keluar pada 32-nanometer pada jadwal dan mencapai pertama-pass keberhasilan silikon," kata Dr KM Choi, wakil presiden, Desain Tim Teknologi, Sistem LSI, Samsung Electronics. "Menggunakan Platform Pelaksanaan Galaxy memungkinkan kami untuk mengembangkan aliran scalable mampu sepenuhnya mengatasi tantangan desain kami Integrasi yang efektif dari IC Compiler dan IC Validator dihindari banyak memakan waktu iterasi antara pelaksanaan fisik dan verifikasi.. Kami telah memutuskan untuk menyebarkan Dalam Desain Fisik Verifikasi dengan IC Validator untuk semua masa depan kita 32 IC Compiler berbasis -. dan 45-nanometer desain "

Di-Desain teknologi memberikan dorongan produktivitas selama arus tradisional dengan memungkinkan verifikasi fisik selama desain fisik. Pendekatan tradisional yang pertama menerapkan kemudian memverifikasi desain mengarah ke banyak iterasi antara verifikasi fisik dan implementasi, yang dapat mengakibatkan penundaan jadwal yang signifikan. Integrasi Synopsys 'IC Validator dalam IC Compiler diperbolehkan Samsung Foundry untuk mengoptimalkan logam mengisi waktu-yang sadar dan kualitas signoff. Pendekatan baru menghemat waktu dengan menghindari transfer data dan menghilangkan yang tidak perlu iterasi mahal sementara menghasilkan bersih, bebas dari kesalahan tata letak.

Samsung Foundry mengerahkan Synopsys DC Ultra ™ sintesis solusi dengan teknologi topografi dan DesignWare ® Perpustakaan untuk secara akurat memprediksi kinerja desain selama sintesis. Integrasi ketat dalam platform Galaxy mengurangi iterasi antara sintesis dan tata letak. IC Compiler MCMM kemampuan dipekerjakan oleh Samsung Foundry untuk mengoptimalkan di beberapa skenario sementara teknologi Zroute dalam IC Compiler yang digunakan untuk menghasilkan DRC kabel bersih. Samsung Foundry menggunakan PrimeTime ® SI solusi analisis waktu bersama dengan ekstraksi akurat dari StarRC ™ untuk menganalisis implikasi on-chip variasi dan jarak kawat berkurang.

"Platform Galaxy konsisten menunjukkan kemampuan untuk menangani desain yang paling menantang," kata Antun berbentuk kubah, wakil presiden senior dan general manager dari Synopsys Implementasi Group '. "Synopsys memimpin upaya untuk memungkinkan produsen semikonduktor untuk mencapai keberhasilan dalam desain produksi pada setiap node teknologi berturut-turut, seperti yang ditunjukkan oleh hasil interaksi dekat kami dengan Samsung Foundry. Investasi besar kami dalam R & D dan pendekatan kolaboratif yang memungkinkan pelanggan kami untuk mencapai pertama sukses lulus silikon dalam node canggih seperti 32-nanometer Kami berharap untuk melanjutkan kerjasama kami dengan Samsung Foundry untuk mengembangkan generasi berikutnya mengalir.. "

Galaxy Implementasi Landasan

Pelaksanaan Galaxy Platform adalah solusi yang komprehensif untuk implementasi IC berbasis sel dan adat. Galaxy menerima maksud desain dalam format standar industri dan menghasilkan desain yang siap produksi IC dalam format GDSII. Galaxy RTL dan pelaksanaan fisik bersamaan keseimbangan kendala desain dengan melakukan pengorbanan yang cerdas antara kecepatan, daerah, daya, pengujian dan manufakturabilitas. Galaxy signoff mesin akurat model interaksi fisik kompleks untuk memastikan integritas sinyal dan kekuasaan. Algoritma koheren untuk ekstraksi parasit dan waktu menghasilkan hasil yang berkorelasi.

Sumber: http://www.synopsys.com/

Last Update: 6. October 2011 14:50

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit