Posted in | Nanoelectronics

TSMC aprovecha las tecnologías de la cadencia de diseño de chips complejos nanómetros

Published on June 15, 2010 at 2:20 AM

Cadence Design Systems, Inc. (NASDAQ: CDN), el líder mundial en innovación de diseño electrónico, ha anunciado hoy que el nivel de transacción de modelado (TLM) impulsada por el diseño y la verificación, la aplicación 3D-IC y DFM integrados se encuentran entre los muchos de vanguardia Cadence ® tecnologías y los flujos que se han incorporado a TSMC referencia de flujo 11.0.

Las contribuciones de ayuda de cadencia en el diseño, implementación, verificación y visto bueno de los complejos de 28 nanómetros a través de las fichas de TLM GDSII. El apoyo a la visión EDA360, estas adiciones al flujo de TSMC ayudar a los clientes de ambas compañías mutuo reducir el ciclo de diseño de implementación de complejos de alto rendimiento, bajo consumo de energía, los chips de señales mixtas. Apoyo de cadencia para el flujo de la nueva referencia es el último paso de la compañía en la entrega de los elementos clave de la visión EDA360.

"Cadencia y TSMC han trabajado juntos para reducir los costes de desarrollo para nuestros clientes comunes, ayudándoles a migrar a un alto nivel de abstracción y los nodos de proceso avanzado", dijo ST Juang, director senior de Marketing de Diseño de la infraestructura en TSMC. "Con la incorporación de herramientas y soluciones de cadencia, TSMC de referencia de flujo 11.0 trata de forma integral las preocupaciones vitales de diseño y aumenta la productividad de diseño, permitiendo el diseño de ESL y de la integración de verificación y 3D IC-para convertirse en parte del flujo de la corriente principal."

La visión EDA360 pide un ecosistema de colaboración que permite a la Realización del Sistema de silicio. Las contribuciones a la cadencia de flujo de referencia TSMC puede ayudar a los clientes alcanzar esas metas más rápido y más rentable a través de la creación rápida reutilización y la integración de grandes digitales, analógicas y de señal mixta bloques IP.

Integral TLM-Driven diseño y de verificación y 3D-IC Design Solutions

El flujo de la nueva referencia de TSMC aprovecha las capacidades de los principales cadencia TLM-impulsado el diseño y las tecnologías de verificación y metodología. Completa TLM-a-GDSII diseño está activado, elevando el nivel de abstracción del diseño de RTL para TLM, ya través de la implementación de la metodología de cadencia de alto nivel de síntesis, funcionamiento de las primeras concesiones y la optimización, y la métrica basada verificación funcional. Las capacidades avanzadas de diseño en 3D incluyen el diseño y la ejecución física, la extracción de RC, el análisis de la oportunidad, integridad de la señal, la caída de IR, análisis electromagnético y térmico, y la verificación física.

Los clientes pueden beneficiarse con la migración a un nivel más alto de abstracción, ya que aumenta la productividad de su diseño y verificación para la creación de nuevas IP y la reutilización del diseño a nivel de sistema para la implementación física. Única cadencia de cambios de ingeniería a fin (ECO) las capacidades de ayudar a eliminar repeticiones innecesarias para la más rápida al mercado. Las capacidades de diseño 3D-IC mejorar las decisiones de implementación para asegurar un rendimiento óptimo y las compensaciones de potencia en el embalaje. Con un diseño para la fabricación de soluciones integradas en las herramientas de la aplicación, los diseñadores de seguridad pueden completar su bloque o diseños a nivel de chip para cumplir con el tiempo-volumen objetivos.

Nuevas capacidades para el diseño de bajo consumo, Advanced nodos y de señal mixta

Cadencia también ha trabajado con TSMC para brindar apoyo adicional para bajo consumo de energía, avanzadas-nodo y los diseños de señal mixta. En el área de baja potencia, activado por el formato Power Común (CPF), el flujo ahora es compatible con la validación del poder estatal y el soporte de IP de la biblioteca vista. Nodo de apoyo avanzado ahora incluye litografías hot-spot de fijación de metal con ILPC y el muñeco / a través de la inserción con herramienta autónoma GDS en marcha automática y la herramienta de ruta. Para el sistema en paquete (SiP) de señal mixta diseños, hay un apoyo de embalaje con SiP morir / paquete floorplanning, de señal mixta caída de IR y análisis avanzado de SiP estática de tiempo. Estos elementos de referencia nuevo flujo de oferta de equipos de diseño de mayor visibilidad y previsibilidad desde el nivel del sistema a través de visto bueno, ayudar a optimizar las ventajas y desventajas en el poder, el rendimiento y la zona, y ayuda a maximizar el rendimiento potencial.

"Nuestros clientes están buscando para mejorar su productividad con el fin de seguir el ritmo de aumento de la complejidad del diseño y ajustados para cumplir con el tiempo de lanzamiento al mercado los requisitos", dijo Charlie Huang, vicepresidente senior y jefe de estrategia de cadencia. "Con el flujo de nueva referencia, la cadencia y TSMC han entregado importantes innovaciones de tecnología y metodologías para ayudar a que un sistema completo y previsible para el flujo de silicio realización."

Fuente: http://www.cadence.com/

Last Update: 10. October 2011 08:30

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit