Posted in | Nanoelectronics

STMicroelectronics Presenta il Nuovo Microprocessore Basato sulla Tecnologia di 55nm HCMOS

Published on July 30, 2010 at 2:16 AM

STMicroelectronics (NYSE: STM), un leader mondiale nella tecnologia del sistema-su-chip, oggi ha presentato il primo microprocessore incassato dell'industria che le coppie due ARMANO le memorie Cortex-A9 con di doppio dati) un'interfaccia di memoria DDR3 (tariffa Di terza generazione.

Fabbricato nella tecnologia della trasformazione a bassa potenza del 55nm HCMOS (CMOS ad alta velocità) della ST, lo SPEAr1310 consegna l'alti potenza di calcolo e customizability per le applicazioni incluse multiplo insieme all'ad alto livello di competitività di costo offerta dalle unità del sistema-su-chip.

Il nuovo microprocessore combina le capacità incomparabili della multielaborazione e di potere basso della memoria dell'esboscatore universale del BRACCIO Cortex-A9 con la tecnologia innovatrice (NoC) del Rete-su-Chip. Gli esboscatori universali doppi del BRACCIO Cortex-A9 supportano entrambi completamente simmetrici e le operazioni asimmetriche, alle velocità di 600MHz/core (circostanze nel peggiore dei casi industriali) per l'equivalente di 3000 DMIPS. Il NOC è un'architettura flessibile di comunicazioni che permette ai profili differenti di traffico di multiplo mentre massimizza il flusso di dati nella maggior parte del modo potenza-efficiente e della prestazione.

“SPEAr1310 è la prima unità nella famiglia recentemente annunciata SPEAr1300 ed altri seguiranno presto,„ ha detto Loris Valenti, Direttore Generale di Divisione dei Sistemi Informatici Di STMicroelectronics. “Con la sui architettura innovatrice ed insieme potente della funzionalità, SPEAr1310 è al bordo di attacco del servizio incluso dell'esboscatore universale e permette ad una miscela senza precedenti di competitività, della prestazione e della flessibilità di costo.„

Fornito di un regolatore integrato di memoria DDR2/DDR3 e di una serie completa di unità periferiche della connettività, compreso, di USB, di SATA e di PCIe (con PHY integrato), oltre ad un MACKINTOSH di Ethernet di Giga, il microprocessore dello SPEAr1310 della ST mira alle applicazioni ad alto rendimento di incassare-control attraverso i segmenti di mercato dalla comunicazione e le unità periferiche di computer ad automazione industriale.

La coerenza di antememoria Con gli acceleratori del hardware ed i blocchetti dell'INGRESSO/USCITA aumenta la capacità di lavorazione e semplifica lo sviluppo di software. La Porta della Coerenza dell'Acceleratore (ACP), accoppiata con le capacità di routing del NOC dell'unità, indirizza gli ultimi requisiti di applicazione di accelerazione del hardware e della prestazione dell'INGRESSO/USCITA. La protezione di CEE (Codifica Correttiva) contro gli errori morbidi e duri sia sul DRAM che sulle antememorie L2 migliora drammaticamente il Tempo medio fra i guasti per l'affidabilità migliorata.

Sorgente: http://www.st.com/

Last Update: 12. January 2012 06:44

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit