Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D
Posted in | Nanoelectronics

STMicroelectronics introduceert nieuwe Microprocessor Op basis van 55nm-technologie HCMOS

Published on July 30, 2010 at 2:16 AM

STMicroelectronics (NYSE: STM), een wereldleider in system-on-chip-technologie, introduceert vandaag de industrie de eerste ingebouwde microprocessor die koppels twee ARM Cortex-A9 kernen met een DDR3 (de derde generatie double-data rate) geheugen interface.

Gefabriceerd in low-power 55nm HCMOS ST's (high-speed CMOS)-technologie, de SPEAr1310 levert hoge rekenkracht en aanpasbaarheid voor meerdere embedded toepassingen in combinatie met het hoge niveau van de kosten de concurrentiepositie worden aangeboden door system-on-chip-apparaten.

De nieuwe microprocessor combineert de ongeëvenaarde low power en multi-processing mogelijkheden van de ARM Cortex-A9-processor kern met innovatieve Network-on-Chip (NOC) technologie. De dubbele ARM Cortex-A9-processors ondersteunen zowel volledig symmetrische en asymmetrische operaties, met een snelheid van 600MHz/core (industriële worst-case voorwaarden) voor 3000 DMIPS equivalent. Noc is een flexibele communicatie architectuur die meerdere verschillende profielen kan het verkeer terwijl het maximaliseren van data throughput in de meest prestatie-en power-efficiënte manier.

"SPEAr1310 is het eerste apparaat in de onlangs aangekondigde SPEAr1300 familie en anderen zullen binnenkort volgen", zegt Loris Valenti, General Manager van Computer STMicroelectronics 'Systems Division. "Met zijn innovatieve architectuur en krachtige functies, SPEAr1310 is aan de voorrand van de embedded processor markt en maakt een ongekende mix van kostenconcurrentievermogen, prestaties en flexibiliteit."

Uitgerust met een geïntegreerde geheugencontroller en DDR2/DDR3 een volledige set van connectiviteit randapparatuur, met inbegrip van, USB, SATA en PCIe (met geïntegreerde PHY), in aanvulling op een Giga Ethernet MAC, ST's SPEAr1310 microprocessor doelstellingen high-performance embedded-control toepassingen in marktsegmenten van de communicatie-en computer-randapparatuur voor industriële automatisering.

Cachegeheugen coherentie met de hardware versnellers en I / O-blokken verhoogt de doorvoersnelheid en vereenvoudigt de ontwikkeling van software. De Accelerator Samenhang Port (ACP), in combinatie met NOC van het apparaat routing-mogelijkheden, adressen van de nieuwste applicatie-eisen voor hardware acceleratie en I / O-prestaties. ECC (Error Correction Coding) bescherming tegen zachte en harde fouten op zowel DRAM en L2 Cache geheugen verbetert drastisch de Mean-Time-Between Failures-voor verbeterde betrouwbaarheid.

Bron: http://www.st.com/

Last Update: 10. October 2011 15:44

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit